알기 쉽게 해설한 컴퓨터 구조

머리말 3



PART 01 컴퓨터의 논리 회로
1.1 기본 논리 회로
1.1.1 부울 대수(Boolean Algebra)
1.1.2 논리 게이트(Logic Gate)
1.1.3 부울 대수식과 논리 게이트의 관계
1.1.4 논리 함수의 간소화
1.2 조합 논리 회로
1.2.1 반가산기(Half Adder)
1.2.2 전가산기(Full Adder)
1.2.3 병렬 2진 가산기
1.2.4 반감산기(Half Subtracter)
1.2.5 멀티플렉서(Multiplexer)
1.2.6 디멀티플렉서(Demultiplexer)
1.2.7 디코더(Decoder)
1.2.8 엔코더(Encoder)
1.2.9 2진수 비교기(Binary Comparator)
1.2.10 패리티 체커(Parity Checker)
1.2.11 3-상태 버퍼(Tri-State Buffer)
1.3 순서 논리 회로
1.3.1 플립플롭(Flip-Flop)
1.3.2 RS 플립플롭
1.3.3 D 플립플롭
1.3.4 JK 플립플롭
1.3.5 T 플립플롭
1.3.6 마스터-슬래이브(Master-Slave) 플립플롭
1.3.7 카운터와 레지스터
1.4 디지털 집적 회로
1.4.1 TTL(Transistor-Transistor Logic)
1.4.2 ECL(Emitter-Coupling Logic)
1.4.3 MOS(Metal-Oxide Semiconductor)
1.4.4 CMOS(Complemented MOS)
연습문제(주관식)
연습문제(객관식)


PART 02 컴퓨터의 자료 표현
2.1 자료 표현 단위
2.1.1 비트(BIT)
2.1.2 니블(Nibble)
2.1.3 바이트(BYTE)
2.1.4 워드(Word)
2.1.5 필드(Field)
2.1.6 레코드(Record)
2.1.7 파일(File)
2.2 자료 표현 방법
2.3 수치형 자료 표현
2.3.1 정수형 자료 표현
2.3.2 실수형 자료 표현
2.4 비수치형 자료 표현
2.4.1 문자형 자료 표현
2.4.2 논리형 자료 표현
2.4.3 포인터형 자료 표현
연습문제(주관식)
연습문제(객관식)


PART 03 컴퓨터의 기억장치
3.1 기억 장치의 개념
3.1.1 기억 장치의 계층
3.1.2 기억 장치의 성능
3.1.3 기억 장치의 특성
3.2 주기억장치
3.2.1 RAM과 ROM
3.2.2 RAM 칩의 구조
3.2.3 주기억장치의 구성
3.2.4 주기억장치의 동작
3.3 보조 기억 장치
3.3.1 자기 테이프
3.3.2 자기 디스크
3.3.3 플로피 디스크
3.3.4 하드디스크
3.3.5 광 디스크
3.3.6 RAID
3.3.7 플래시 메모리
3.4 가상 기억 장치
3.4.1 페이징 기법
3.4.2 세그먼테이션 기법
3.5 고속 기억 장치
3.5.1 복수 모듈 기억 장치
3.5.2 인터리빙 기억 장치
3.5.3 연관 기억 장치
3.5.4 캐시 기억 장치
연습문제(주관식)
연습문제(객관식)


PART 04 컴퓨터의 중앙 처리 장치
4.1 CPU의 구조 및 기능
4.1.1 기억 기능
4.1.2 연산 기능
4.1.3 전달 기능
4.1.4 제어 기능
4.2 CPU의 동작
4.2.1 명령어 인출 단계
4.2.2 명령어 실행 단계
4.3 명령어 집합
4.3.1 데이터 전송 명령어
4.3.2 데이터 처리 명령어
4.3.3 프로그램 제어 명령어
4.4 명령어 형식
4.4.1 0-주소 명령어
4.4.2 1-주소 명령어
4.4.3 2-주소 명령어
4.4.4 3-주소 명령어
4.5 주소 지정 방식
4.5.1 무주소 지정 방식
4.5.2 레지스터 주소 지정 방식
4.5.3 절대 주소 지정 방식
4.5.4 계산 주소 지정 방식
연습문제(주관식)
연습문제(객관식)


PART 05 컴퓨터의 제어 장치
5.1 제어 장치의 기능 및 구조
5.2 마이크로 오퍼레이션과 사이클
5.2.1 마이크로 오퍼레이션
5.2.2 마이크로 사이클
5.2.3 제어점 및 제어 신호
5.3 메이저 상태와 타이밍 상태
5.3.1 메이저 상태
5.3.2 타이밍 상태
5.4 제어 데이터와 제어 규칙
5.4.1 제어 데이터
5.4.2 제어 규칙
5.5 제어 장치의 구현 방법
5.5.1 논리 회로에 의한 구현 방법
5.5.2 마이크로 프로그램에 의한 구현 방법
연습문제(주관식)
연습문제(객관식)


PART 06 컴퓨터의 입출력 장치
6.1 입출력 장치
6.1.1 입력 장치의 종류
6.1.2 출력 장치의 종류
6.2 기억 장치와 입출력 장치
6.3 입출력에 필요한 기능
6.3.1 입출력 버스
6.3.2 입출력 인터페이스
6.3.3 DMA 제어기
6.4 입출력 방식 214
6.4.1 CPU에 의한 입출력 방식
6.4.2 DMA에 의한 입출력 방식
6.4.3 채널에 의한 입출력 방식
6.5 인터럽트 체제와 동작 원리
6.5.1 인터럽트의 기능
6.5.2 인터럽트의 종류
6.5.3 인터럽트의 동작
6.5.4 인터럽트 체제
6.5.5 우선 순위 체제
연습문제(주관식)
연습문제(객관식)


PART 07 병렬 컴퓨터 구조
7.1 병렬 처리
7.1.1 병렬 처리의 개념
7.1.2 병렬 처리로 발생하는 새로운 문제
7.2 병렬 컴퓨터의 분류
7.2.1 플린(Flynn)에 의한 분류
7.2.2 펭(Feng)에 의한 분류
7.3 병렬 프로세서의 개념
7.3.1 파이프라인 프로세서
7.3.2 배열 프로세서
7.3.3 벡터 프로세서
7.3.4 시스톨릭 배열 구조
7.3.5 다중 프로세서
7.4 다중 프로세서 시스템
7.4.1 대칭형 다중 프로세서
7.4.2 불균일 기억장치 액세스
7.4.3 클러스터
연습문제(주관식)
연습문제(객관식)


기출문제
정보처리산업기사
A.1.1 2011년 3월 20일 시행
A.1.2 2011년 6월 12일 시행
A.1.3 2011년 8월 21일 시행

A.2.1 2012년 3월 4일 시행
A.2.2 2012년 5월 20일 시행
A.2.3 2012년 8월 26일 시행

A.3.1 2013년 3월 12일 시행
A.3.2 2013년 6월 2일 시행
A.3.3 2013년 8월 18일 시행

정보처리기사
B.1.1 2011년 3월 20일 시행
B.1.2 2011년 6월 12일 시행
B.1.3 2011년 8월 21일 시행

B.2.1 2012년 3월 4일 시행
B.2.2 2012년 5월 20일 시행
B.2.3 2012년 8월 26일 시행

B.3.1 2013년 3월 10일 시행
B.3.2 2013년 6월 2일 시행
B.3.3 2013년 8월 18일 시행

기출문제 정답



색인