컴퓨터 구조와 원리

제 Ⅰ 부 컴퓨터 구조의 개요

제1장. 서론
1.1. 컴퓨터의 구성장치와 기본구조
1.2. 정보의 표현과 저장
1.3. 컴퓨터 구조의 발전과정
1.4. 컴퓨터의 분류

제 Ⅱ 부 컴퓨터에서의 디지털 시스템

제2장. 디지털 논리 회로
2.1 논리 게이트
2.2 부울 대수
2.3 조합 논리 회로
2.4 순차 논리 회로

제3장. 데이터의 표현과 컴퓨터 연산
3.1 개념으로 살펴본 CPU속의 산술 논리 연산장치 살펴보기
3.2 진법과 진법 변환
3.3 연산과 보수
3.4 데이터의 표현
3.5 산술 연산
3.6 논리 연산

제 Ⅲ 부 컴퓨터 시스템

제4장. 컴퓨터 시스템의 구성과 기능
4.1 컴퓨터 분해를 통한 본체 살펴보기
4.2 컴퓨터 구성요소
4.3 컴퓨터의 기능
4.4 버스와 상호 연결

제5장. 캐쉬 기억장치
5.1 컴퓨터 본체에서 기억장치 위치 살펴보기
5.2 컴퓨터 기억장치의 계층적 구조
5.3 캐쉬 기억장치 원리
5.4 캐쉬 기억장치의 설계
5.5 다중 프로세서를 사용하는 시스템에서의 캐시 기억장치

제6장. 주기억 장치
6.1 컴퓨터 본체에서 주기억장치 살펴보기
6.2 컴퓨터 기억장치 시스템의 개요
6.3 반도체를 사용한 주기억장치
6.4 가상 기억장치
6.5 기억장치 모듈 설계
6.6 오류 정정
6.7 기능 향상된 반도체 기억장치

제7장. 보조기억 장치
7.1 컴퓨터 본체와 보조기억장치와의 연결 살펴보기
7.2 자기 디스크 기억장치
7.3 RAID
7.4 광기억장치

제8장 입력/출력
8.1 컴퓨터 본체와 입력/출력장치와의 연결 살펴보기
8.2 입력/출력 장치들
8.3 입력/출력 모듈
8.4 입력/출력 동작의 처리 기법

제 Ⅳ 부 중앙처리장치

제9장. 중앙처리장치의 조직과 기능
9.1 컴퓨터의 본체에서 CPU의 위치 살펴보기
9.2 CPU의 성능
9.3 CPU의 기능
9.4 CPU의 조직
9.5 레지스터의 조직
9.6 명령어 사이클
9.7 명령어 파이프라이닝

제10장. 중앙처리장치의 명령어
10.1 컴퓨터에서 마이크로 프로세서 유형보기
10.2 어셈블리 프로그램의 이해
10.3 인터럽트(interrupt)
10.4 명령어 세트
10.5 주소지정 방식

제11장. 축소 명령어 세트 컴퓨터와 슈퍼 스칼라
11.1 RISC 마이크로 프로세스
11.2 축소 명령어 세트 컴퓨터의 개요
11.3 레지스터를 이용한 명령어 처리
11.4 축소 명령어 세트 컴퓨터
11.5 슈퍼스칼라(Superscalar) 프로세스

제 Ⅴ 부 제어 장치와 시스템 버스

제12장. 제어 장치
12.1 개념으로 살펴보는 CPU속의 제어장치
12.2 마이크로 연산
12.3 제어장치의 동작
12.4 마이크로 프로그램을 이용한 제어

제13장. 시스템 버스
13.1 시스템 버스의 연결보기
13.2 시스템 버스
13.3 다중버스 계층 구조
13.4 버스 중재

제 Ⅵ 부 병렬조직

제14장 병렬컴퓨터 구조
14.1 병렬 프로세서로의 개념
14.2 병렬 처리와 병렬 컴퓨터 분류
14.3 배열 프로세서와 다중 프로세서의 개념
14.4 다중프로세서 시스템