하드웨어 설계기술

1장 설계 검증으로 초대
1.1 설계 검증이란 무엇인가?
1.2 기본 검증 원리
1.3 검증 방법론
1.4 시뮬레이션 기반 검증 대 공식적 검증
1.5 공식적 검증의 제한
1.6 Verilog 스케줄링과 실행 의미의 개요
1.7 요약

2장 검증을 위한 코딩
2.1 기능적 정확성
2.2 타이밍 정확성
2.3 시뮬레이션 성능
2.4 이식성 및 유지보수성
2.5 "합성가능성", "디버그 가능성" 및 일반 도구 호환성
2.6 주기 기반 시뮬레이션
2.7 하드웨어 시뮬레이션/에뮬레이션
2.8 2상 및 4상 시뮬레이션(Two-state and Four-state simulation)
2.9 설계 및 린터의 이용
2.10 요약
2.11 연습문제

3장 시뮬레이터 구조 및 동작
3.1 컴파일러
3.2 시뮬레이터
3.3 시뮬레이터 분류 및 비교
3.4 시뮬레이터 동작 및 응용
3.5 점진적 컴파일
3.6 시뮬레이터 콘솔
3.7 요약
3.8 연습문제

4장 검사 벤치 구성 및 설계
4.1 검사 벤치와 검사 환경의 해부학
4.2 초기화 메커니즘
4.3 클록 생성 및 동기화
4.4 자극 생성
4.5 응답 평가(Response Assessment)
4.6 검증 유틸리티
4.7 검사 벤치-설계 인터페이스
4.8 공통 실무 기술 및 방법론
4.9 요약
4.10 연습문제

5장 검사 시나리오, 어설션 및 적용범위
5.1 계층적 검증
5.2 검사 계획
5.3 의사난수 검사 생성기
5.4 어설션(Assertion)
5.5 SystemVerilog 어설션
5.6 검증 적용범위
5.7 요약
5.8 연습문제

6장 디버깅 프로세스 및 검증 주기
6.1 실패 캡쳐, 범위 축소 및 버그 추적
6.2 시뮬레이션 데이터 덤프
6.3 근본적인 원인들의 격리
6.4 설계 갱신 및 유지보수: 개정 제어
6.5 회귀, 릴리즈 메커니즘 및 테이프 아웃 기준
6.6 요약
6.7 연습문제

7장 공식 검증 전제조건
7.1 집합과 연산
7.2 관계, 분할, 부분적으로 순서화된 집합 및 래티스
7.3 불리언 함수 및 표현
7.4 불리언 함수 연산자
7.5 유한 상태 오토마타 및 언어
7.6 요약
7.7 연습문제

8장 결정 다이어그램, 등가 검사 및 기호 시뮬레이션
8.1 이진 결정 다이어그램(Binary Decision Diagram)
8.2 결정 다이어그램 변형들
8.3 결정 다이어그램 기반 등가 검사(Equivalence checking)
8.4 불리언 만족성(Boolean Satisfiability)
8.5 기호 시뮬레이션
8.6 요약
8.7 연습문제

9장 모델 검사와 기호
9.1 특성, 규격 및 논리
9.2 특성 검사
9.3 기호 연산과 모델 검사
9.4 기호 CTL 모델 검사
9.5 연산의 개선점
9.6 모델 검사 도구의 사용
9.7 요약
9.8 연습문제