쉽게 따라하는 디지탈공학

1장 디지털 시스템의 개념
1.1 아날로그 신호와 디지털 신호
1.1.1 신호의 변환
1.2 디지털 시스템의 특징
1.2.1 디지털 시스템의 장단점
1.2.2 디지털 집적 회로
1.2.3 디지털 IC TTL과 CMOS 형태
1.3 디지털 집적 회로의 특성

2장 수의 표현 및 코드
2.1 디지털 함수의 표현
2.1.1 디지털 함수의 단위
2.1.2 진수의 변환
2.2 진수의 연산
2.2.1 사칙연산
2.2.2 8진수와 16진수의 연산
2.3 보수(Complements)
2.3.1 보수의 표현
2.4 디지털 코드
2.4.1 BCD 코드
2.4.2 Excess-3 코드
2.4.3 그레이 코드
2.5 데이터 형식의 표현
2.5.1 숫자 데이터 형식(Numeric Data Format)
2.5.2 문자 데이터 형식(Character Data Format)
2.5.3 에러 검출코드

3장 부울 대수
3.1 부울 대수와 논리 연산
3.2 기본 논리 연산
3.3 부울 대수의 법칙과 정리
3.4 부울 함수와 논리게이트의 실현
3.5 최소항과 최대항의 표현
3.6 카르노 맵 간략화 방법

4장 조합논리회로
4.1 조합논리회로
4.1.1 조합회로 설계 방법
4.2 가감산기
4.2.1 반가감산기
4.2.2 전가감산기
4.3 디코더와 인코더(Decoder&Encoder)
4.3.1 해독기(Decoder)
4.3.2 부호기(Encoder)
4.4 멀티플렉서와 디멀티플렉서(Multiplexer&Demultiplexer)
4.4.1 멀티플렉서와 디멀티플렉서(Multiplexer and Demultiplexer)
4.4.2 멀티플렉서(MUX)
4.4.3 디멀티플렉서(DeMUX)
4.4.4 7 세그먼트(7-Segment)
4.5 코드 변환기
4.5.1 BCD-3초과 코드
4.5.2 2진 코드 ⇒ 그레이 코드 변환기
4.5.3 그레이 코드 ⇒ 2진 코드의 변환기
4.5.4 BCD 코드 ⇒ 9의 보수 변환기
4.5.5 BCD 코드 ⇒ 2421 코드 변환기
4.6 패리티 발생기(Parity Bit Generator)

5장 순서논리회로
5.1 래치와 플립플롭(Latch and Flip-Flop)
5.1.1 RS 래치(RS latch)
5.1.2 RS 플립플롭(RS Flip-Flop)
5.1.3 D 플립플롭(D Flip-Flop)
5.1.4 JK 플립플롭(JK Flip-Flop)
5.1.5 T 플립플롭(Toggle Flip-Flop)
5.1.6 플립플롭의 여기표
5.2 비동기식 카운터(Asynchronous Counter)
5.2.1 카운터
5.2.2 2진 비동기 카운터(Asynchronous Counter)
5.2.3 비동기 N진 카운터(Asynchronous Counter)
5.2.4 Decade Ripple Counter
5.3 동기 카운터(Synchronous counter)
5.3.1 6진 UP 동기 카운터의 설계
5.3.2 6진 DOWN 동기 카운터의 설계
5.3.3 동기형 BCD 카운터
5.3.4 동기형 링 카운터(Ring Counter)
5.3.5 존슨 카운트(Johnson Counter)
5.3.6 존슨 카운트를 사용한 디코더의 출력
5.4 레지스터(Register)
5.4.1 Shift register

6장 클록신호 발생회로 및 디지털 시계 설계
6.1 클록신호
6.1.1 Pulse delay 회로
6.1.2 슈미트 트리거(Schmitt Trigger)
6.2 로직 및 슈미트 트리거 회로
6.3 슈미트 트리거의 기본파형
6.3.1 멀티바이브레이터
6.4 타이머 회로
6.4.1 555 Timer 회로
6.5 디지털시계 제작
6.5.1 디지털시계의 구성
6.5.2 동기식 modulo-N 카운터 설계
6.5.3 디스플레이 출력을 위한 디코더 설계
6.5.4 오전/오후 표시 회로 설계
6.5.5 시간 설정 회로
6.5.6 분주회로

▶ 참고도서
▶ 찾아보기