VHDL과 FPGA 실습 기초부터 따라하기

1. 디지털 디자인 플로우
1.1 디지털 회로 설계 과정
1.2 TTL 소자를 이용한 회로 구현
1.2.1 설계 사양
1.2.2 입력 및 출력
1.2.3 진리표
1.2.4 부울식
1.2.5 게이트 레벨 설계
1.2.6 회로 구현

2. 프로그래머블 로직 디자인 플로우
2.1 컴퓨터를 이용한 디자인과 프로그래머블 로직의 장점
2.2 프로그래머블 로직의 종류 및 구조
2.3 FPGA 설계 플로우(Flow)
2.4 FPGA 설계 실습 둘러보기 (VHDL 모드)
2.4.1 VHDL을 이용한 Design Entry
2.4.2 VHDL 파일의 FPGA구현
2.4.3 Sythesize, Place & Route
2.4.4 롬파일 생성 및 다운로드
2.4.5 롬파일 생성 및 다운로드

3. 설계용 소프트웨어 설치
3.1 ISE 다운로드 및 설치
3.1.1 ISE 다운로드
3.1.2 ISE 라이센스 받기 및 다운로드
3.1.2 ISE11.1i 인스톨
3.2 Modelsim 다운로드 및 설치
3.2.1 Modelsim 다운로드
3.2.2 Modelsim 설치
3.2.3 Modelsim License 받기
3.2.4 Modelsim License 설치

4. 시뮬레이션의 이해
4.1 FPGA 시뮬레이션의 개념
4.2 FPGA 시뮬레이션 라이브러리
4.3 테스트벤치 작성법
4.4 시뮬레이션 실습

5. 조합 회로
5.1 조합 논리 회로의 정의
5.2 멀티플렉서 (Multiplexer)
5.3 디멀티플렉서 (Demultiplexer)
5.4 디코더 (Decoder)
5.5 인코더 ( Encoder)
5.6 반가산기 (Half-Adder)
5.7 전가산기 (Full-Adder)

6. 플립플롭
6.1 순차 회로의 정의
6.2 R-S Flip-Flop
6.3 D Flip-Flop
6.4 J-K Flip-Flop
6.5 T Flip-Flop
6.6 플립플롭 동작 실습

7. 스테이트 머신 설계
7.1 스테이트 머신(State Machine)의 정의
7.2 무어 머신 (Moore Machine)
7.3 밀리 머신 (Mealy Machine)
7.3 디지털 도어록(Door Lock) 설계
7.4 디지털 도어록 동작 실습

8. 카운터 (Counter)
8.1 카운터의 정의
8.2 비동기 리셋 카운터(Asynchrous reset counter)
8.2.1 8bit 업 카운터
8.2.2 8bit 업다운 카운터
8.2.3 8bit 인에이블 카운터
8.3 비동기 및 동기 리셋 카운터(Asynchrous reset counter)
8.4 비동기 카운터(Asynchrous Counter)
8.5 동기 카운터(Synchrous Counter)
8.6 카운터와 분주회로
8.7 카운터 동작 실습ⅶ

9. LED, Push Switch & Dip Switch
9.1 LED 동작 설계
9.2 Push 및 DIP Switch를 이용한 LED 동작 설계
9.3 카운터를 이용한 LED 표시
9.4 2Hz 주기의 LED 표시
9.5 디자인 Simulation.
9.5.1 동작 원리 및 설계
9.5.2 2Hz Blink LED Shift 동작 시뮬레이션

10. 7-Segment
10.1 7-Segment 동작 이해
10.2 7-Segment 동작 기초 실습
10.3 DIP 및 Push Switch 이용한 7-Segment 동작 실습
10.4 디자인 Simulation.

11. 스톱 워치
11.1 디지털 스톱워치 동작 원리
11.2 디지털 스톱워치 설계
11.2.1 STPWATCH.vhd
11.2.2 TIMEBASE2.vhd
11.2.3 DEBOUNCE.vhd
11.2.4 COUNTER.vhd
11.2.5 INT2SEG2.vhd
11.2.6 INT2SEG1.vhd
11.3 디자인 Simulation
11.4 스톱워치 동작 실습

12. Dot Matrix LED
12.1 Dot Matrix LED 동작 이해
12.2 Dot Matrix LED 설계
12.3 디자인 Simulation

13. 메모리
13.1 메모리 소개
13.2 특수 메모리
13.2.1 동기형 메모리(Synchronous Memory)
13.2.2 이중-포트 메모리(Dual-Port Memory)
13.2.3 FIFO 버퍼(First-In, First-Out Buffer)
13.3 ROM 설계
13.3.1 ROM 초기화 파일 만들기
13.3.2 ROM CORE Generator IP 만들기
13.3.3 ROM 테스트용 FPGA 실습
13.3.4 ROM 시뮬레이션용 테스트 벤치
13.3.5 ROM test 디자인 핀 매핑(PIN Mapping)
13.3.6 ROM test 디자인 결과 확인
13.4 단일포트 메모리(Single Port Memory-SPRAM) 설계
13.4.1 SPRAM CORE Generator IP 만들기
13.4.2 SPRAM 테스트용 FPGA 실습
13.4.3 SPRAM 시뮬레이션용 테스트벤치
13.4.4 SPRAM test 디자인 핀 매핑
13.4.5 SPRAM test 결과 확인
13.5 FIFO 메모리(First-In, First-Out Memory) 설계
13.5.1 FIFO CORE Generator IP 만들기
13.5.2 FIFO 테스트용 FPGA 실습
13.5.3 FIFO 시뮬레이션용 테스트 벤치
13.5.4 FIFO 테스트 디자인 핀 매핑.
13.5.5 FIFO 테스트 디자인 결과 확인.

14. PS/2 포트
14.1 PS/2 키보드 동작 원리
14.2 PS/2 키보드 입력과 7-Segment 상위 설계
14.3 PS/2 키보드 입력과 7-Segment VHDL 설계
14.3.1 PSnSegment_Top.vhd
14.3.2 ps2_key.vhd
14.3.3 scan_rom.xco
14.3.4 Seg_Dis.vhd
14.4 디자인 Simulation
14.5 PS/2 키보드 동작 실습

■ APPENDIX
A-1 EDA-LabII User Guide
A-2 DesignProShop User Guide
A-3 Cortex-M Application Note
A-4 EDK Application Note.