FPGA를 이용한 ASIC 설계 실습

1. FPGA 및 ASIC 개요
1.1 IC의 종류
1.2 IC 개발 과정
1.3 ASIC 개발방법
1.4 ASIC 설계과정
1.5 FPGA의 종류 및 동작원리
1.6 FPGA를 이용한 설계과정
1.7 FPGA 종류

2. 기본 디지탈 논리이론
2.1 조합 논리회로(combinational logic circuit)
2.2 순차 논리회로(sequential logic circuit)

3. Schematic Editor(SchEd) 사용법
3.1 SchEd 윈도우 화면 개요
3.2 환경설정
3.3 Schematic Editor(SchEd)의 풀다운 메뉴

4. MySim(Logic Simulator) 사용법
4.1 Mysim 윈도우 개요
4.2 시뮬레이션 대상 설정
4.3 시뮬레이션 네트리스트 만드는 법
4.4 Simulus File 준비
4.5 시뮬레이션 결과 확인방법

5. 전자시계 설계
5.1 전자 시계 구조 및 설계 사양
5.2 시계 내부구조 및 동작
5.3 카운터 설계
5.4 FREQDIV부 설계
5.5 MODESEL부 설계
5.6 시간조정 블럭 설계
5.7 WATCH부 설계
5.8 스톱워치부 설계
5.9 OUT부 설계
5.10 OUTPAD부의 설계
5.11 전체 회로 구성

6. FPGA 구현
6.1 MyCad 데이타 변환
6.2 FPGA Configuration Data Generation
6.3 FPGA 구현

부록 A. Xilinx(XACT) Libraries Guide
부록 B. 시계 응용 보드 회로도