CORE A Computer Architecture Design

chapter 1 컴퓨터 시스템의 기초 / 1
1.1 하드웨어와 소프트웨어: 스토어드 프로그램( Stored program) 1
1.2 프로그램의 기본 단위: 명령어( Instruction) 6
1.3 명령어 집합 아키텍처( Instruction Set Architecture) 의 개념 12
1.4 Core-A 의 명령어 집합 아키텍처의 개요 15
▶ 요약 16
▶ 참고문헌 17

chapter 2 프로세서 아키텍처 기본 / 19
2.1 프로세서 아키텍처의 구분: RISC 와 CISC 19
2.2 프로그래머의 저장 자원 1: 레지스터 23
2.3 Core-A 의 레지스터 24
2.4 프로그래머의 저장 자원 2: 메모리 25
2.5 익셉션 27
2.6 Core-A의 익셉션 처리의 예 -중첩된 익셉션 32
2.7 Core-A의 익셉션 처리 프로그래밍 33
▶ 요약 35
▶ 참고문헌

chapter 3 명령어와 어드레싱 모드 / 37
3.1 명령어 37
3.2 Core-A의 어드레싱 모드(Addressing mode) 51
3.3 Core-A의 명령어 57
▶ 요약 85
▶ 참고문헌 86

chapter 4 프로세서의 구현 / 87
4.1 일반적인 프로세서의 데이터-패스 87
4.2 제어-패스의 구성 95
▶ 요약 100
▶ 참고문헌 101

chapter 5 파이프라이닝( Pipelining) / 103
5.1 파이프라인화된 설계(Pipelined Design) 103
5.2 파이프라인화된 데이터-패스 110
5.3 Core-A의 데이터-패스 128
5.4 파이프라인화된 제어-패스 154
▶ 요약 158
▶ 참고문헌 159

chapter 6 해저드 및 익셉션 처리 / 161
6.1 파이프라인 해저드
6.2 익셉션(Exception)
▶ 요약 184
▶ 참고문헌 185

chapter 7 메모리 시스템 설계 / 187
7.1 메모리 시스템의 특성 188
7.2 캐쉬 메모리 설계 191
7.3 가상 메모리 시스템 201
7.4 Core-A 캐쉬 메모리 시스템 212
7.5 Core-A MMU 시스템 218
▶ 요약 231
▶ 참고문헌 232

chapter 8 버 스 / 233
8.1 버스 계층(Bus Hierarchy) 233
8.2 동기식/비동기식 버스 237
8.3 중재(Arbitration) 245
8.4 Core-B Lite와 버스 규약
8.5 Core-B Lite 신호 설명
8.6 Core-B Lite 신호 타이밍 다이어그램
8.7 Core-B Lite와 Core-A의 연결
▶ 요약 286
▶ 참고문헌 287

chapter 9 코프로세서와 ASR / 289
9.1 코프로세서 289
9.2 Core-A와 코프로세서: 연결 및 인터페이스 293
9.3 애플리케이션에 특화된 레지스터(ASR) 306
9.4 Core-A와 ASR 306
▶ 요약 310
▶ 참고문헌 311

부록 A Verilog HDL / 313
A.1 Verilog 314
A.2 Verilog의 기초 315
A.3 Verilog로 기술하기 319
▶ 참고문헌 327

부록 B 디지털 시스템 설계 / 329
B.1 디지털 시스템의 기본 구조 329
B.2 조합 논리 회로와 순차 논리 회로 330
B.3 데이터-패스의 구성 요소 331
B.4 이진수 연산 342

▶ 요약 350
▶ 참고문헌 351
▶ 찾아보기 353