디지털 논리회로 이해

머리말

1 디지털 이해
1.1. 디지털 개념
1.2. 디지털 데이터의 표현
1.3. 디지털 논리회로
1.4. A/D 변환기

2 수의 체계
2.1. 개요
2.2. 10진수
2.3. 2진수
2.4. 8진수와 16진수
2.5. 진법 연산
2.6. 컴퓨터의 음수 표현
2.7 보수에 의한 감산

3 정보의 코드화
3.1. 코드화의 개념
3.2. BCD 코드
3.3. 그레이 코드
3.4. 에러 검출 코드
3.5 에러 정정 코드
3.6. 알파뉴메릭 코드

4 논리 게이트
4.1. 논리게이트 개요
4.2. NOT 게이트
4.3. 버퍼 게이트
4.4. AND 게이트
4.5. NAND 게이트
4.6. OR 게이트
4.7. NOR 게이트
4.8. XOR 게이트
4.9. XNOR 게이트
4.10. 정논리와 부논리
4.11. 게이트의 전기적 특성

5 부울 대수
5.1. 부울 논리식의 표현
5.2. 부울 대수의 규칙과 법칙
5.3. 논리회로의 부울 함수 변환
5.4. 부울 대수의 표현 기법
5.5. 부울 함수의 표현

6 카르노 맵을 이용한 부울 함수의 간략화
6.1. 카르노 맵 개요
6.2. 2변수 카르노 맵
6.3. 3변수 카르노 맵
6.4. 4변수 카르노 맵
6.5. 선택적 카르노 맵
6.6. don’t care 조건의 간략화
6.7. 5변수 카르노 맵
6.8. XOR 함수에 대한 카르노 맵

7 조합 논리회로
7.1. 조합 논리회로 개요
7.2. 조합 논리회로 해석
7.3. 조합 논리회로 설계
7.4. 반 가산기와 전 가산기
7.5. 반 감산기와 전 감산기
7.6. NAND와 NOR 논리회로
7.7. 코드 변환 논리회로
7.8. 패리티 발생 및 검사 회로
7.9. 크기 비교기

8 조합 논리회로 응용
8.1. 조합 논리회로 응용 개요
8.2. 2진 가산기
8.3. 디코더
8.4. BCD－7세그먼트(segment) 디코더
8.5. 인코더
8.6. 멀티플렉서(MUX: multiplexer)
8.7. 디멀티플렉서(DEMUX: demultiplexer)
8.8. 프로그램 논리장치

9 순차 논리회로
9.1. 개요
9.2. 비동기식 플립플롭
9.3. 동기식 플립플롭
9.4. 플립플롭의 주요 특성

10 순차 논리회로 해석 및 설계
10.1. 순차 논리회로 해석
10.2. 플립플롭의 여기표
10.3. 순차 논리회로 설계

11 카운터
11.1. 카운터 개요
11.2. 비동기식 카운터
11.3. 동기식 카운터

12 레지스터
12.1. 레지스터 개요
12.2. 병렬입력－병렬출력 레지스터
12.3. 직렬입력－직렬출력 레지스터
12.4. 직렬입력－병렬출력 레지스터
12.5. 병렬입력－직렬출력 레지스터
12.6. 레지스터 사이의 데이터 전송
12.7. 양방향 시프트 레지스터
12.8. 범용 시프트 레지스터
12.9. 시프트 레지스터의 응용

13 메모리Memory
13.1. 메모리 개요
13.2. ROM
13.3. RAM

참고문헌

찾아보기