컴퓨터 논리 회로

제01장. 2진 시스템

1.1 디지털 시스템
1.3 보수에 의한 연산
1.4 2진 코드
1.5 2진 논리
요약
연습문제

제02장 부울 대수와 논리 게이트

2.1 기본 정의
2.2 부울 함수의 기본 정리와 성질
2.3 부울 함수
2.4 정규형과 표준형
2.5 디지털 논리 게이트
요약
연습문제

제03장 부울 함수와 간소화

3.1 부울 함수의 간소화
3.2 카노우 맵
3.3 곱의 합과 합의 곱 형태의 간소화
3.4 2단 논리 회로
3.5 테이블 방법의 간소화
3.6 Verilog 설계
요약
연습문제

제04장 조합 논리 회로

4.1 조합 논리 회로
4.2 가산기와 감산기
4.3 코드 변환
4.4 조합 논리 회로의 해석
4.5 다단 논리 회로
4.6 XOR와 XNOR
4.7 Verilog 설계
요약
연습문제

제05장 조합 논리 회로의 응용

5.1 집적 회로를 이용한 조합 논리 회로의 설계
5.2 2진 가산기
5.3 크기 비교기
5.4 디코더와 인코더
5.5 멀티플렉서와 디멀티플렉서
5.6 프로그래머블 논리 소자
5.7 Verilog 설계
요약
연습문제

제06장 동기식 순차 논리 회로

6.1 동기 순차 회로
6.2 플립플롭
6.3 플립플롭의 시간 특성
6.4 순차 논리 회로의 해석
6.5 순차 논리 회로의 설계
6.6 상태식을 이용한 순차 회로의 설계
6.7 Verilog 설계
요약
연습문제

제07장 레지스터, 카운터, 메모리

7.1 개요
7.2 레지스터
7.3 카운터
7.4 메모리
7.5 Verilog 설계
요약
연습문제

제08장 레지스터 전달 및 연산 논리

8.1 레지스터 전달 언어
8.2 마이크로 동작
8.3 곱셈 및 나눗셈 알고리즘
8.4 컴퓨터 설계의 개념
8.5 Verilog 설계
요약
연습문제

제09장 프로세서 및 제어 논리의 설계

9.1 프로세서와 제어 논리
9.2 프로세서
9.3 제어 논리의 설계
9.4 Verilog 설계
요약
연습문제

제10장 비둘기식 순차 논리 회로

10.1 비동기식 순차 논리 회로
10.2 비동기식 순차 논리 회로의 설계
10.3 설계 예
요약
연습문제

부록