디지털 시스템

제1장 소개
1.1 수 체계의 간단한 복습
1.2 조합회로 시스템 설계 과정
1.3 진리표 작성
1.4 무정의 조건
1.5 실험
1.6 문제풀이
1.7 연습문제

제2장 스위칭 대수와 논리회로
2.1 스위칭 대수의 정의
2.2 스위칭 대수의 기본 속성
2.3 대수 함수의 조작
2.4 AND, OR, NOT 게이트에 의한 함수 구현
2.5 진리표로부터 대수학적 표현
2.6 카르노맵 소개
2.7 보수와 합의 곱
2.8 NAND, NOR, AND, EXCLUSIVE-OR 게이트
2.9 대수식의 간소화
2.10 대수 함수의 조작과 NAND 게이트 구현
2.11 일반적인 부울 대수
2.12 문제풀이
2.13 연습문제

제3장 알고리즘에 의한 간소화 기법
3.1 카르노 맵
3.2 알고리즘에 의한 최소화 방법
3.3 문제풀이
3.4 연습문제

제4장 대형 조합회로
4.1 조합회로 시스템에서의 지연
4.2 가산기
4.3 디코더
4.4 인코더와 우선순위 인코더
4.5 멀티플렉서
4.6 3상태(THREE-STATE) 게이트
4.7 게이트 배열-ROMS, PLAS, AND PALS
4.8 대형 예제
4.9 문제풀이
4.10 연습문제

제5장 순차회로 시스템
5.1 래치와 플립플롭
5.2 동기 순차시스템 설계 절차
5.3 순차시스템의 해석
5.4 플립플롭 설계 방법
5.5 동기식 카운터 설계
5.6 비동기 카운터 설계
5.7 상태표와 상태도의 유도
5.8 문제 풀이
5.9 연습문제

제6장 대형 순차회로 문제의 해법
6.1 시프트 레지스터
6.2 카운터
6.3 프로그램 가능 논리 소자(PLD)
6.4 ASM도를 이용한 설계
6.5 하드웨어 설계 언어
6.6 어려운 예제
6.7 문제 풀이
6.8 연습 문제

제7장 순차회로의 간소화
7.1 표를 이용한 상태 축소 방법
7.2 분할
7.3 분할을 이용한 상태 축소
7.4 상태할당 선택
7.5 문제풀이
7.6 연습 문제

부록 A. 실험
A.1 하드웨어 논리 실험
A.2 WINBREADBOARDTM와 MACBREADBOARDTM
A.3 LOGICWORK 4의 소개
A.4 ALTERA MAX+PLUSⅡ의 소개
A.5 논리 설계 실습(A SET OF LOGIC DESIGN EXPERIMENTS)
A.6 본문과 실습에서 소개된 칩들의 레이 아웃(LAYOUT)

찾아보기