디지털 논리회로 설계

책 이미지

eBook 미리보기

책 정보

· 제목 : 디지털 논리회로 설계 (Altera Quartus II를 사용한, 2판)
· 분류 : 국내도서 > 대학교재/전문서적 > 공학계열 > 전기전자공학 > 논리회로/전자회로
· ISBN : 9788964211120
· 쪽수 : 1015쪽
· 출판일 : 2012-02-20

1. ALTERA Quartus Ⅱ Web Edition 8.0sp1 개요
2. ALTERA Quartus Ⅱ Web Edition 8.0sp1 Schematic Editor
3. ALTERA Quartus Ⅱ Web Edition 8.0sp1 Compiler
4. ALTERA Quartus Ⅱ Web Edition 8.0sp1 Simulator
5. ALTERA Quartus Ⅱ Web Edition 8.0sp1 Timing Analyzer
6. HBE-COMBO II 트레이닝 키트의 사용법
7. Schematic Editor를 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 led로 출력하기
8. Schematic Editor를 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 7-segment로 출력하기
9. Schematic Editor를 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 vfd로 출력하기
10. Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기 (2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
11. Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE_COMBO II 트레이닝 키트의 7-segment로 출력하기
12. Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기 (2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
13. Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기 (1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
14. Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
15. Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기 (1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
16. Schematic Editor를 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
17. Schematic Editor를 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
18. Schematic Editor를 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
19. ALTERA Quartus II Web Edition 8.0sp1의 VHDL 문법과 실습
20. VHDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 led로 출력하기
21. VHDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 7-segment로 출력하기
22. VHDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
23. VHDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
24. VHDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기25. VHDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
26. VHDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
27. VHDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
28. VHDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
29. VHDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO Ⅱ 트레이닝 키트의 led로 출력하기
30. VHDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝키트의 7-segment로 출력하기
31. VHDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기

저자소개

이승호 (지은이) 정보 더보기

· 한양대학교 공과대학 전자공학과 공학사 · 한양대학교 대학원 전자공학과 공학석사 · 한양대학교 대학원 전자공학과 공학박사 · IDEC Working Group 참여교수 · 現 국립 한밭대학교 전자ㆍ제어공학과 교수 [주 관심분야] 마이크로프로세서, 집적회로설계(VLSI&CAD), 디지털시스템설계, 임베디드시스템설계, 컴퓨터응용 등 [저서] PC에서의 Internet, 파워 유저를 위한 Internet, 파워 유저를 위한 홈페이지 작성법, ALTERA MAX+PLUS Ⅱ를 사용한 디지털시스템설계, ALTERA MAX+PLUS Ⅱ를 사용한 디지털 논리 회로 설계의 기초와 활용, ALTERA MAX+PLUS Ⅱ를 사용한 디지털 논리 회로 설계(기초와 활용), ALTERA MAX+PLUS Ⅱ를 사용한 디지털 논리회로 설계(Graphic Editor), ALTERA MAX+PLUS Ⅱ를 사용한 디지털 논리회로 설계(VHDL)(이상 복두출판사), C 언어 프로그래밍, C++ 언어 프로그래밍(이상 한밭대학교 출판부), 모바일 통신을 적용한 임베디드 리눅스 실습, ALTERA Quartus II를 사용한 디지털 논리회로 설계, Xilinx ISE WebPACK을 사용한 디지털 논리회로 설계, ALTERA Quartus II와 ModelSim을 사용한 Verilog HDL 논리회로 설계(이상 한티미디어) 등 ·2010년 문화체육관광부 우수 학술도서 선정 'ALTERA Quartus II를 사용한 디지털 논리회로 설계(한티미디어)' ·홈페이지 주소 : http://cad.hanbat.ac.kr

펼치기

이승호의 다른 책 >