논리회로와 컴퓨터 구조

CHAPTER 01 컴퓨터 구조 소개
1.1 컴퓨터 구조 범위
1.2 논리회로 학습 범위
1.3 컴퓨터 구성 요소
1.4 컴퓨터 발달 과정
1.4.1 세대별 컴퓨터 분류
1.4.2 마이크로프로세서 이후
1.5 교재의 구성
연습문제

CHAPTER 02 데이터 표현
2.1 디지털 시스템
2.2 수의 체계
2.2.1 10진수
2.2.2 R진수
2.2.3 수의 표현 범위
2.3 진법 변환
2.3.1 10진수를 R진수로 변환
2.3.2 2진수, 8진수, 16진수
2.4 코드
2.4.1 인코드와 디코드
2.4.2 이진화 십진 코드
2.4.3 문자 코드
2.5 요약
연습문제

CHAPTER 03 논리회로 기초
3.1 논리
3.2 논리연산 규칙
3.2.1 부울대수
3.2.2 논리식 간소화
3.3 논리게이트
3.3.1 기본 논리게이트
3.3.2 정논리와 부논리
3.3.3 논리게이트 기호
3.3.4 논리게이트 종류
3.3.5 3상태 버퍼
3.4 요약
연습문제

CHAPTER 04 조합 논리회로
4.1 조합 논리회로 소개
4.1.1 조합 논리회로 동작 표현
4.1.2 최소항
4.1.3 무관조건
4.2 산술 조합 논리회로
4.2.1 가산기
4.2.2 비교기
4.2.3 패리티 발생기와 패리티 검사기
4.3 조합 논리회로 빌딩블록
4.3.1 인코더와 디코더
4.3.2 멀티플렉서와 디멀티플렉서
4.4 요약
연습문제

CHAPTER 05 순차 논리소자
5.1 래치
5.1.1 NOR 래치
5.1.2 NAND 래치
5.1.3 클럭 제어 래치
5.2 플립플롭
5.2.1 클럭 펄스
5.2.2 플립플롭
5.2.3 플립플롭 종류
5.2.4 비동기 리셋 입력
5.3 레지스터와 카운터
5.3.1 레지스터
5.3.2 시프트 레지스터
5.3.3 카운터
5.4 요약
연습문제

CHAPTER 06 순차 논리회로
6.1 순차 논리회로 소개
6.1.1 순차 논리회로 구조
6.1.2 순차 논리회로 동작 표현
6.1.3 순서 검출기
6.2 디지털 시스템
6.2.1 디지털 시스템 구조
6.2.2 타이밍 신호 발생기
6.3 처리장치
6.3.1 레지스터 간 데이터 전송
6.3.2 레지스터 전송 언어
6.4 요약
연습문제

CHAPTER 07 컴퓨터 구성 요소
7.1 프로그램 실행
7.1.1 기계어 프로그램
7.1.2 프로그램 내장형 컴퓨터
7.2 컴퓨터 구성 요소
7.2.1 중앙처리장치
7.2.2 주기억장치
7.2.3 입출력장치
7.2.4 AVR 마이크로제어기
7.3 시스템 버스
7.3.1 시스템 버스 구성
7.3.2 제어신호 종류
7.3.3 계층적 버스
7.4 명령어
7.4.1 명령어 구성 요소
7.4.2 명령어 종류
7.4.3 오퍼랜드
7.5 요약
연습문제

CHAPTER 08 중앙처리장치
8.1 중앙처리장치 구조
8.1.1 제어장치
8.1.2 처리장치
8.2 레지스터
8.2.1 제어용 레지스터
8.2.2 상태 레지스터
8.2.3 명령어 실행용 레지스터
8.2.4 주소 레지스터
8.2.5 스택 포인터
8.3 인터럽트
8.3.1 인터럽트 개념
8.3.2 인터럽트 처리 기능
8.3.3 인터럽트 서비스 루틴
8.4 제어장치
8.4.1 제어장치 기능
8.4.2 제어장치 구조
8.4.3 명령어 사이클
8.5 요약
연습문제

CHAPTER 09 연산기
9.1 연산기 개요
9.2 정수 표현
9.2.1 부호화 크기
9.2.2 보수
9.2.3 2의 보수
9.3 논리 연산
9.3.1 NOT 연산
9.3.2 AND 연산
9.3.3 OR 연산
9.3.4 XOR 연산
9.4 시프트 연산
9.4.1 논리 시프트
9.4.2 산술 시프트
9.5 산술 연산
9.5.1 단항 연산
9.5.2 덧셈과 뺄셈
9.6 실수 표현
9.6.1 부동소수점 표현
9.6.2 IEEE754 형식
9.7 요약
연습문제

CHAPTER 10 명령어 집합
10.1 명령어 특성
10.1.1 명령어 구성 요소
10.1.2 명령어 형식
10.2 주소의 수
10.2.1 3-주소 명령어 형식
10.2.2 2-주소 명령어 형식
10.2.3 1-주소 명령어 형식
10.2.4 0-주소 명령어 형식
10.3 주소지정방식
10.3.1 즉치 주소지정방식
10.3.2 직접 주소지정방식
10.3.3 간접 주소지정방식
10.3.4 레지스터 주소지정방식
10.3.5 레지스터 간접 주소지정방식
10.3.6 변위 주소지정방식
10.4 오퍼랜드 저장
10.4.1 데이터 정렬
10.4.2 바이트 순서
10.5 명령어 종류
10.5.1 데이터 전달 명령어
10.5.2 입출력 명령어
10.5.3 산술 연산 명령어
10.5.4 논리 연산 명령어
10.5.5 상태 레지스터 조작 명령어
10.5.6 분기 명령어
10.5.7 서브루틴 호출 명령어
10.5.8 인터럽트 명령어
10.5.9 시스템 제어 명령어
10.6 요약
연습문제

CHAPTER 11 기억장치
11.1 기억장치 특성
11.1.1 기억장치 종류
11.1.2 물리적 특성
11.1.3 용량과 전송 단위
11.1.4 액세스 방법
11.1.5 성능 척도
11.1.6 기억장치 계층
11.2 반도체 기억장치
11.3 캐시 기억장치
11.3.1 참조의 지역성
11.3.2 캐시 기억장치 구조
11.3.3 캐시 설계시 고려 사항
11.3.4 매핑 함수
11.4 가상 기억장치
11.4.1 페이지 테이블
11.4.2 변환 우선참조 버퍼
11.4.3 가상 기억장치 기능 확장
11.5 요약
연습문제

CHAPTER 12 입출력
12.1 입출력장치 개요
12.1.1 입출력장치 종류
12.1.2 입출력 모듈
12.1.3 입출력 포트
12.1.4 입출력 방법
12.2 프로그램 구동 입출력
12.3 인터럽트 구동 입출력
12.3.1 인터럽트 서비스 루틴
12.3.2 다중 인터럽트 처리
12.3.3 소프트웨어 폴링
12.3.4 다중 인터럽트 요청선
12.3.5 데이지 체인
12.3.6 우선순위 인코더
12.4 직접 기억장치 액세스
12.5 요약
연습문제

CHAPTER 13 고성능 컴퓨터
13.1 축소명령어집합 컴퓨터
13.1.1 축소명령어집합 컴퓨터 특징
13.1.2 명령어 파이프라인
13.1.3 분기 예측
13.2 슈퍼스칼라 프로세서
13.2.1 슈퍼스칼라 프로세서 구조
13.2.2 데이터 의존성
13.2.3 스케줄링 정책
13.3 병렬처리 컴퓨터
13.3.1 컴퓨터 분류
13.3.2 SIMD형 프로세서
13.3.3 MIMD형 컴퓨터
13.3.4 병렬처리 한계
13.4 요약
연습문제