Verilog HDL을 이용한 디지털 시스템 설계 및 실습

Part 1. Verilog HDL 문법
제1장 Verilog HDL의 개요
제2장 자료형과 연산자
제3장 게이트 수준 모델링
제4장 할당문
제5장 행위 수준 모델링
제6장 구조적 모델링
제7장 Task와 함수
제8장 컴파일러 지시어
제9장 시스템 task와 시스템 함수

Part 2. Verilog HDL을 이용한 하드웨어 모델링
제10장 조합논리회로 모델링
제11장 순차회로 모델링

Part 3. FPGA 구현 실습
제12장 FPGA 구현 실습장비(HBE-COMBO Ⅱ)
제13장 Xilinx ISE를 이용한 설계 구현
제14장 Altera Quartus Ⅱ를 이용한 설계 구현
제15장 조합논리회로 설계 및 구현 실습
제16장 순차논리회로 설계 및 구현 실습