디지털 논리회로설계

Chapter 01 ALTERA Quartus Ⅱ 개요
1.1 PC의 윈도우 상에서 ALTERA Quartus II 8.0sp1 설치법
1.2 ALTERA Quartus II에 대한 License File을 부여받아 설정하는 방법
1.3 ModelSim-Altera Web Edition v6.1g 설치법
1.4 ModelSim-Altera Web Edition에 대한 License 설정
1.5 ALTERA Quartus II 설계 과정
1.6 Projects
1.7 ALTERA Quartus II 구성
1.8 ALTERA Quartus II의 툴바의 아이콘들
1.9 ALTERA FPGA 디바이스 구조(Architecture)

Chapter 02 ALTERA Quartus II Schematic Editor
2.1 1비트 2진 덧셈기인 bitadder 블록의 논리회로 설계하기
2.2 4비트 2진 덧셈기인 adder4 블록의 논리회로 설계하기

Chapter 03 ALTERA Quartus II Compiler
3.1 Compiler의 기능 및 각 단계별 과정
3.2 4비트 2진 덧셈기인 adder4 블록의 논리회로에 대하여 컴파일 과정 수행하기
Chapter 04 ALTERA Quartus II Simulator
4.1 Simulator의 기능
4.2 4비트 2진 덧셈기인 adder4 블록의 논리회로에 대하여 시뮬레이션 과정 수행하기

Chapter 05 ALTERA Quartus II Timing Analyzer
5.1 Timing Analyzer의 개요
5.2 Classic Timing Analyzer 화면 실행
5.3 Pin-to-Pin Delay(tPD)
5.4 Setup(tsu)/Hold(th) Time
5.5 Registered Performance
5.6 Custom Delays
5.7 Clock to output delay(tCO)

Chapter 06 HBE-COMBO II 트레이닝 키트의 사용법
6.1 HBE-COMBO II 트레이닝 키트의 특징
6.2 HBE-COMBO II 트레이닝 키트의 구성도
6.3 HBE-COMBO II 트레이닝 키트의 모듈 및 핀 구성

Chapter 07 Schematic Editor를 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
7.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
7.2 HBE-COMBO II 트레이닝 키트의 led에 4비트 2진 덧셈기를 디스플레이하는 전체블록의 논리회로 개요
7.3 Keypad의 입력을 4비트 데이터로 변환하고, 변환된 데이터를 A, B 레지스터에 저장하는 keyin 블록의 논리회로 설계하기
7.4 HBE-COMBO II 트레이닝 키트의 dotmatrix led 모듈에 “Schematic File” 문자열을 출력하는 dotmatrix 블록의 논리회로 설계하기
7.5 HBE-COMBO II 트레이닝 키트의 led에 4비트 2진 덧셈기를 디스플레이하는 전체블록의 논리회로 설계하기
7.6 kit_4adder_led 전체블록의 논리회로에 대하여 핀 할당과정 수행하기
7.7 kit_4adder_led 전체블록의 논리회로에 대하여 컴파일 과정 수행하기
7.8 kit_4adder_led 전체블록의 논리회로에 대하여 타이밍 시뮬레이션 과정 수행하기
7.9 설계한 kit_4adder_led 전체블록의 논리회로에 대하여 Programming 과정 수행하기

Chapter 08 Schematic Editor를 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
8.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
8.2 HBE-COMBO II 트레이닝 키트의 7-segment에 4비트 2진 덧셈기를 디스플레이하는 전체블록의 논리회로 개요
8.3 HBE-COMBO II 트레이닝 키트의 7-segment에 4비트 2진 덧셈기를 디스플레이하는 전체블록의 논리회로 설계하기
8.4 2개의 4비트 2진 코드를 BCD 코드로 변환하고 더하는 논리회로 설계하기
8.5 keypad의 입력을 4비트 데이터로 변환하고, 변환된 데이터를 A, B 레지스터에 저장하는 keyin 블록의 논리회로 설계하기
8.6 HBE-COMBO II 트레이닝 키트의 7-segment에 디스플레이하는 dy_segmentout 블록의 논리회로 설계하기
8.7 시뮬레이션 파형에 의한 분석 및 검증
8.8 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 09 Schematic Editor를 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
9.1 vfd 모듈
9.2 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 4비트 2진 덧셈기를 디스플레이하는 전체블록의 논리회로 개요 및 동작 설명
9.3 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 4비트 2진 덧셈기를 디스플레이하는 전체블록의 논리회로 설계하기
9.4 vfd_display 블록의 논리회로 설계하기
9.5 시뮬레이션 파형에 의한 분석 및 검증
9.6 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 10 Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
10.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
10.2 HBE-COMBO II 트레이닝 키트의 led에 2의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 논리회로 개요
10.3 HBE-COMBO II 트레이닝 키트의 led에 2의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 논리회로 설계하기
10.4 2의 보수를 이용하여 4비트 2진 뺄셈을 하는 subtractor2 블록의 논리회로 설계하기
10.5 시뮬레이션 파형에 의한 분석 및 검증
10.6 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 11 Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기
(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
11.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
11.2 HBE-COMBO II 트레이닝 키트의 7-segment에 2의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 논리회로 개요
11.3 HBE-COMBO II 트레이닝 키트의 7-segment에 2의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 논리회로 설계하기
11.4 2의 보수를 이용하여 4비트 2진 뺄셈을 하는 subtractor4_bcd 블록의 논리회로 설계하기
11.5 HBE-COMBO II 트레이닝 키트의 7-segment에 디스플레이하는 dy_segmentout 블록의 논리회로 설계하기
11.6 시뮬레이션 파형에 의한 분석 및 검증
11.7 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 12 Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
12.1 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 2의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 논리회로 개요 및 동작 설명
12.2 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 2의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 논리회로 설계하기
12.3 vfd_display 블록의 논리회로 설계하기
12.4 시뮬레이션 파형에 의한 분석 및 검증
12.5 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 13 Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
13.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
13.2 HBE-COMBO II 트레이닝 키트의 led에 1의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 논리회로 개요
13.3 HBE-COMBO II 트레이닝 키트의 led에 1의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 논리회로 설계하기
13.4 1의 보수를 이용하여 4비트 2진 뺄셈을 하는 subtractor1 블록의 논리회로 설계
13.5 시뮬레이션 파형에 의한 분석 및 검증
13.6 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 14 Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
14.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
14.2 HBE-COMBO II 트레이닝 키트의 7-segment에 1의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 논리회로 개요
14.3 HBE-COMBO II 트레이닝 키트의 7-segment에 1의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 논리회로 설계하기
14.4 1의 보수를 이용하여 4비트 2진 뺄셈을 하는 subtractor4_ bcd 블록의 논리회로 설계하기
14.5 시뮬레이션 파형에 의한 분석 및 검증
14.6 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 15 Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
15.1 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 1의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 논리회로 개요 및 동작 설명
15.2 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 1의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 논리회로 설계하기
15.3 시뮬레이션 파형에 의한 분석 및 검증
15.4 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 16 Schematic Editor를 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
16.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
16.2 HBE-COMBO II 트레이닝 키트의 led에 4비트 2진 곱셈기를 디스플레이하는 전체블록의 논리회로 개요
16.3 HBE-COMBO II 트레이닝 키트의 led에 4비트 2진 곱셈기를 디스플레이하는 전체블록의 논리회로 설계하기
16.4 4비트×4비트 2진 곱셈기 by4×4multiplier 블록의 논리회로 설계하기
16.5 시뮬레이션 파형에 의한 분석 및 검증
16.6 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 17 Schematic Editor를 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
17.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
17.2 HBE-COMBO II 트레이닝 키트의 7-segment에 4비트 2진 곱셈기를 디스플레이하는 전체블록의 논리회로 개요
17.3 HBE-COMBOII 트레이닝 키트의 7-segment에 4비트 2진 곱셈기를 디스플레이하는 전체블록의 논리회로 설계하기
17.4 4비트 2진 코드를 BCD 코드로 변환하고 곱하는 multiplier4_bcd 블록의 논리회로 설계하기
17.4.1 8비트의 2진 코드를 BCD로 변환하는 bit8bin2bcd 블록의 논리회로 설계하기
17.5 HBE-COMBO II 트레이닝 키트의 7-segment에 디스플레이하는 블록의 논리회로 설계하기
17.6 시뮬레이션 파형에 의한 분석 및 검증
17.7 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 18 Schematic Editor를 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
18.1 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 4비트 2진 곱셈기를 디스플레이하는 전체블록의 논리회로 개요 및 동작 설명
18.2 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 4비트 2진 곱셈기를 디스플레이하는 전체블록의 논리회로 설계하기
18.3 vfd_display 블록의 기능 및 특성
18.4 시뮬레이션 파형에 의한 분석 및 검증
18.5 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 19 ALTERA Quartus II의 VHDL 문법과 실습
19.1 VHDL의 역사
19.2 VHDL의 장점과 문제점
19.3 VHDL 표현
19.4 VHDL 표현 예
19.5 VHDL 어휘 요소와 기본 구성
19.6 자료형(Data Type)과 객체(Object)
19.7 연산자(Operator)
19.8 패키지(Package)
19.9 부 프로그램(Subprogram)
19.10 동작적 표현(Behavioral Representation)
19.11 자료 흐름적 표현(Dataflow Representation)
19.12 구조적 표현(Structural Representation)

Chapter 20 VHDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
20.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
20.2 HBE-COMBO II 트레이닝 키트의 led에 4비트 2진 덧셈기를 디스플레이하는 전체블록 개요
20.3 1비트 2진 덧셈기인 bitadder 블록의 VHDL 설계하기
20.4 4비트 2진 덧셈기인 adder4 블록의 VHDL 설계하기
20.5 Keypad의 입력을 4비트 데이터로 변환하고, 변환된 데이터를 A, B 레지스터에 저장하는 keyin 블록의 VHDL 설계하기
20.6 HBE-COMBO II 트레이닝 키트의 dotmatrix led 모듈에 “VHDL File” 문자열을 출력하는 dotmatrix 블록의 VHDL 설계하기
20.7 트레이닝 키트의 led에 4비트 2진 덧셈기를 디스플레이하는 전체블록의 VHDL 설계하기
20.8 kit_4adder_led 전체블록에 대하여 핀 할당 과정 수행하기
20.9 kit_4adder_led 전체블록에 대하여 컴파일 과정 수행하기
20.10 kit_4adder_led 전체블록에 대하여 타이밍 시뮬레이션 과정 수행하기
20.11 설계한 kit_4adder_led 전체블록에 대하여 Programming 과정 수행하기

Chapter 21 VHDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
21.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
21.2 HBE-COMBO II 트레이닝 키트의 7-segment에 4비트 2진 덧셈기를 디스플레이 하는 전체블록 개요
21.3 HBE-COMBO II 트레이닝 키트의 7-segment에 4비트 2진 덧셈기를 디스플레이하는 전체블록의 VHDL 설계하기
21.4 2개의 4비트 2진 코드를 BCD 코드로 변환하고 더하는 블록의 VHDL 설계하기
21.5 Keypad의 입력을 4비트 데이터로 변환하고, 변환된 데이터를 A, B 레지스터에 저장하는 keyin 블록의 VHDL 설계하기
21.6 HBE-COMBO II 트레이닝 키트의 7-segment에 출력하는 블록의 VHDL 설계하기
21.7 시뮬레이션 파형에 의한 분석 및 검증
21.8 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 22 VHDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
22.1 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 4비트 2진 덧셈기를 디스플레이하는 전체블록의 개요 및 동작 설명
22.2 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 4비트 2진 덧셈기를 디스플레이하는 전체블록의 VHDL 설계하기
22.3 HBE-COMBO II 트레이닝 키트의 vfd에 출력하는 vfd_display 블록의 VHDL 설계하기
22.4 시뮬레이션 파형에 의한 분석 및 검증
22.5 HBE-COMBO II 트레이닝 키트에 프로그래밍 하기 위한 핀 할당 정보

Chapter 23 VHDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
23.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
23.2 HBE-COMBO II 트레이닝 키트의 led에 2의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록 개요
23.3 HBE-COMBO II 트레이닝 키트의 led에 2의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체 블록의 VHDL 설계하기
23.4 2의 보수를 이용하여 뺄셈을 하는 블록의 VHDL 설계
23.5 시뮬레이션 파형에 의한 분석 및 검증
23.6 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 24 VHDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
24.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
24.2 HBE-COMBO II 트레이닝 키트의 7-segment에 2의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이 하는 전체블록 개요
24.3 HBE-COMBO II 트레이닝 키트의 7-segment에 2의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 VHDL 설계하기
24.4 2의 보수를 이용하여 2개의 4비트 2진 코드를 BCD 코드로 변환하고 빼는 블록의 VHDL 설계
24.5 HBE-COMBO II 트레이닝 키트의 7-segment에 디스플레이하는 블록의 VHDL 설계
24.6 시뮬레이션 파형에 의한 분석 및 검증
24.7 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 25 VHDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
25.1 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 2의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 개요 및 동작 설명
25.2 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 2의 보수를 사용한 4비트 2진 뺄셈기를 디스플레하는 전체블록의 VHDL 설계하기
25.3 HBE-COMBO II 트레이닝 키트의 vfd에 출력하는 vfd_display 블록의 VHDL 설계
25.4 시뮬레이션 파형에 의한 분석 및 검증
25.5 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 26 VHDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
26.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
26.2 HBE-COMBO II 트레이닝 키트의 led에 1의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록 개요
26.3 HBE-COMBO II 트레이닝 키트의 led에 1의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 VHDL 설계하기
26.4 1의 보수를 이용하여 뺄셈을 하는 블록의 VHDL 설계
26.5 시뮬레이션 파형에 의한 분석 및 검증
26.6 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 27 VHDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
27.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
27.2 HBE-COMBO II 트레이닝 키트의 7-segment에 1의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록 개요
27.3 HBE-COMBO II 트레이닝 키트의 7-segment에 1의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 VHDL 설계하기
27.4 1의 보수를 이용하여 2개의 4비트 2진 코드를 BCD 코드로 변환하고 빼는
블록의 VHDL 설계
27.5 시뮬레이션 파형에 의한 분석 및 검증
27.6 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 28 VHDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
28.1 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 1의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 개요 및 동작 설명
28.2 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 1의 보수를 사용한 4비트 2진 뺄셈기를 디스플레이하는 전체블록의 VHDL 설계하기
28.3 시뮬레이션 파형에 의한 분석 및 검증
28.4 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 29 VHDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
29.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
29.2 HBE-COMBO II 트레이닝 키트의 led에 4비트 2진 곱셈기를 디스플레이하는 전체블록 개요
29.3 HBE-COMBO II 트레이닝 키트의 led에 4비트 2진 곱셈기를 디스플레이하는 전체블록의 VHDL 설계하기
29.4 4비트×4비트 2진 곱셈기 블록의 VHDL 설계
29.5 시뮬레이션 파형에 의한 분석 및 검증
29.6 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 30 VHDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
30.1 HBE-COMBO II 트레이닝 키트 상에서의 동작 설명
30.2 HBE-COMBO II 트레이닝 키트의 7-segment에 4비트 2진 곱셈기를 디스플레이하는 전체블록 개요
30.3 HBE-COMBO II 트레이닝 키트의 7-segment에 4비트 2진 곱셈기를 디스플레이하는 전체블록의 VHDL 설계하기
30.4 4비트 2진 코드를 BCD 코드로 변환하고 곱하는 블록의 VHDL 설계
30.5 HBE-COMBO II 트레이닝 키트의 7-segment에 디스플레이하는 블록의 VHDL 설계
30.6 시뮬레이션 파형에 의한 분석 및 검증
30.7 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

Chapter 31 VHDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
31.1 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 4비트 2진 곱셈기를 디스플레이하는 전체블록의 개요 및 동작 설명
31.2 HBE-COMBO II 트레이닝 키트의 vfd에 문자와 4비트 2진 곱셈기를 디스플레이하는 전체블록의 VHDL 설계하기
31.3 HBE-COMBO II 트레이닝 키트의 vfd에 출력하는 vfd_display 블록의 VHDL 설계
31.4 시뮬레이션 파형에 의한 분석 및 검증
31.5 HBE-COMBO II 트레이닝 키트에 프로그래밍하기 위한 핀 할당 정보

찾아보기


5. 기타사항