VHDL을 이용한 CPLD/FPGA 설계

1장. 첫 걸음
1-1. ASIC이란?
1-2. CPLD/FPGA란?
1-3. VHDL이란?

2장. VHDL의 첫 걸음
2-1. VHDL의 기본적인 사항
2-2. 기본적인 연산자
2-3. VHDL의 문장 형식
2-4. 설계하기

3장. 동시 처리문
3-1. 데이터 객체형
3-2. 산술 연산자
3-3. 동시 처리문
3-4. 설계하기

4장. 순차 처리 문
4-1. 관계 연산자
4-2. 순차 처리 문
4-3. TEXTIO 패키지
4-4. 설계하기

5장. 순차 회로
5-1. 플립플롭
5-2. 플립플롭 설계하기
5-3. 카운터
5-4. 순차회로 응용

6장. 계층적 설계
6-1. 계층적 설계
6-2. 범용적인 문들
6-3. 설계하기

7장. 서브 프로그램
7-1. 보조형과 배열
7-2. 라이브러리
7-3. 서브 프로그램
7-4. 다른 기능들
7-5. 설계하기

8장. 응용
8-1. 스테이트 머신
8-2. 시계 설계하기
8-3. 스텝 모터 제어하기
8-4. D/A 컨버터 설계하기
8-5. A/D 컨버터 설계하기
8-6. UART 설계하기

부록
부록 A. VHDL 문법 정리
부록 B. 이미 정의된 속성 정리
부록 C. MDA-CPLD 트레이너