디지털시스템 설계 및 실습

01 Verilog HDL 문법
1.1 Verilog HDL 개요
1.2 Verilog 첫걸음
1.3 Verilog 어휘 규칙
1.4 모듈(Module)
1.5 데이터형(Data Type)
1.6 연산자
1.7 인스턴스
1.8 시스템 태스크와 함수
1.9 컴파일러 지시어

02 HDL 모델링(Modeling)
2.1 구조적 모델링
2.2 데이터플로우 모델링
2.3 동작적 모델링

03 합성 가능한 디지털회로
3.1 조합회로 설계
3.2 순차회로 설계
3.3 FSM 회로 설계
3.4 ASM을 사용한 설계

04 FPGA
4.1 FPGA 개념
4.2 FPGA 구조
4.3 FPGA 컴피겨레이션
4.4 FPGA 메모리 설계

05 설계 툴 사용법
5.1 쿼터스 툴
2.2 모델심(ModelSim) 시뮬레이터

06 실습 장비
6.1 장비의 특성과 규격
6.2 장비 사용법
6.3 입출력장치
6.4 입출력장치별 FPGA 핀 할당
6.5 컨피겨레이션 ROM Write

07 실습
7.1 전가산기
7.2 카운터
7.3 7 세그먼트 구동
7.4 인코더
7.5 시프트 레지스터
7.6 피조 구동
7.7 교통 신호 제어기
7.8 ALU 설계