Flowrian을 이용한 VHDL 기초 설계 및 검증 실험

1.조합논리회로
1.1 반가산기의 설계 및 검증
1.2 전가산기의 설계 및 검증
1.2.1 Dataflow 타입의 전가산기의 설계 및 검증
1.2.2 Behavior 타입의 전가산기의 설계 및 검증
1.2.3 Structure 타입의 전가산기의 설계 및 검증
1.3 멀티플랙서의 설계 및 검증
1.4 인코더의 설계 및 검증
1.5 디코더의 설계 및 검증
1.6 홀수 패리티 생성기의 설계 및 검증
1.7 Binary to Gray 디코더의 설계 및 검증
1.8 3-상태 버퍼의 설계 및 검증

2.순서논리회로
2.1 D형 래치의 설계 및 검증
2.2 D형 플립플롭의 설계 및 검증
2.3 JK형 플립플롭의 설계 및 검증
2.4 레지스터의 설계 및 검증
2.5 쉬프트 레지스터의 설계 및 검증
2.6 BCD 카운터의 설계 및 검증
2.7 링 카운터의 설계 및 검증
2.8 롬의 설계 및 검증
2.9 램의 설계 및 검증

3.유한상태머신
3.1 Level to Pulse 변환기의 설계 및 검증
3.1.1 Mealy 타입의 RTL 설계 및 검증
3.1.2 Mealy 타입의 논리회로도 설계 및 검증
3.1.3 Moore 타입의 RTL 설계 및 검증
3.1.4 Moore 타입의 논리회로도 설계 및 검증
3.2 Sequence Detector의 설계 및 검증
3.3 세탁기 제어기의 설계 및 검증
3.3.1 패키지 wmc_pkg의 설계
3.3.2 타이머 모듈의 설계 및 검증
3.3.3 FSM 모듈의 설계 및 검증
3.3.4 최상위 모듈의 설계 및 검증

4.데이터패스
4.1 ALU 회로의 설계 및 검증
4.2 버스를 통한 데이터 이동 회로의 설계 및 검증
4.2.1 8비트 Tri-State Buffer의 설계 및 검증
4.2.2 최상위 모듈의 설계 및 검증
4.3 ROM을 이용한 곱셈기의 설계 및 검증
4.3.1 6 비트 레지스터의 설계 및 검증
4.3.2 ROM의 설계 및 검증
4.3.3 최상위 모듈의 설계 및 검증

5.응용 회로 설계
5.1 절대값 계산기의 설계 및 검증
5.1.1 4 비트 덧셈기의 설계 및 검증
5.1.2 4 비트 뺄셈기의 설계 및 검증
5.1.3 4 비트 Negation 모듈의 설계 및 검증
5.1.5 절대값 계산 모듈의 RTL 설계 및 검증
5.2 최대공약수 계산기의 설계 및 검증
5.3 Add-Shift 방식의 곱셈 계산기의 설계 및 검증
5.3.1 FSM 모듈의 설계 및 검증
5.3.2 최상위 곱셈계산기의 설계 및 검증

부록 1.웹기반 IP 재사용 설계 및 검증 CAD 시스템,Flowrian
부록 1.1 Flowrian의 독창성
부록 1.2 웹기반 CAD 시스템
부록 1.3 Flowerian의 설치
부록 1.4 VHDL설계 및 시뮬레이션 검증 흐름