Circuit Design with VHDL : VHDL을 이용한 디지털 회로 설계

Part 1 회로 설계

1장 | 서론
01_ VHDL이란
02_ 설계 흐름
03_ EDA 도구
04_ VHDL 코드를 회로로 변환
05_ 설계 예

2장 | 코드 구성
01_ 기본적인 VHDL 단위
02_ 라이브러리 선언
03_ ENTITY
04_ ARCHITECTURE
05_ 기본 예
연습문제

3장 | 데이터 타입
01_ 기정의된 데이터 타입
02_ 사용자 정의 데이터 타입
03_ 서브타입
04_ 배열
05_ 포트 배열
06_ 레코드
07_ SIGNED와 UNSIGNED 데이터 타입
08_ 데이터 변환
09_ 요약
10_ 그 밖의 예
연습문제

4장 | 연산자와 속성
01_ 연산자
02_ 속성
03_ 사용자 정의 속성
04_ 연산자 오버로딩
05_ GENERIC 문
06_ 완전한 설계 예
07_ 요약
연습문제

5장 | 병행 코드
01_ 병행 대 순차
02_ 연산자 사용하기
03_ WHEN 문(단순형과 선택형)
04_ GENERATE 문
05_ BLOCK 문
연습문제

6장 | 순차 코드
01_ PROCESS 문
02_ 신호와 변수
03_ IF 문
04_ WAIT 문
05_ CASE 문
06_ LOOP 문
07_ CASE 문 대 IF 문
08_ CASE 문 대 WHEN 문
09_ 잘못된 클록 사용
10_ 조합 회로 설계를 위한 순차 코드의 사용
연습문제

7장 | 신호와 변수
01_ CONSTANT
02_ SIGNAL
03_ VARIABLE
04_ SIGNAL 대 VARIABLE
05_ 레지스터 수
연습문제

8장 | 상태 기계
01_ 서론
02_ 설계 스타일 #1
03_ 설계 스타일 #2 (저장되는 출력)
04_ 인코딩 스타일: 이진 코드부터 OneHot까지
연습문제

9장 | 그 밖의 회로 설계
01_ 배럴 시프터
02_ 유부호 비교기와 무부호 비교기
03_ 캐리 리플 덧셈기와 캐리 예측 덧셈기
04_ 고정 소수점 나눗셈
05_ 자동판매기 제어기
06_ 직렬 데이터 수신기
07_ 병렬-직렬 변환기
08_ SSD를 가지고 하는 게임
09_ 신호 발생기
10_ 메모리 설계
연습문제

Part 2 시스템 설계

10장 | 패키지 및 부품
01_ 서론
02_ PACKAGE
03_ COMPONENT
04_ PORT MAP
05_ GENERIC MAP
연습문제

11장 | 함수와 프로시저
01_ FUNCTION
02_ 함수의 위치
03_ PROCEDURE
04_ 프로시저의 위치
05_ FUNCTION과 PROCEDURE의 요약
06_ ASSERT
연습문제

12장 | 그 밖의 시스템 설계
01_ 직병렬 곱셈기
02_ 병렬 곱셈기
03_ 곱셈-누적 회로
04_ 디지털 필터
05_ 신경회로망
연습문제

부록 A_ 프로그램 가능 논리 소자
부록 B_ Xilinx ISE + ModelSim 설명서
부록 C_ Altera Quartus II 설명서
부록 D_ VHDL 예약어

찾아보기