디지털 논리 설계와 컴퓨터 구조

CHAPTER 1 0에서 1까지
1.1 전략
1.2 복잡성을 다루는 기술
1.3 디지털 시스템의 추상화
1.4 수 체계
1.5 논리 게이트
1.6 디지털 추상화 단계의 하부
1.7 CMOS 트랜지스터
1.8 소비 전력
1.9 이 장의 요약 및 다음 장 미리보기
연습문제 / 인터뷰 질문

CHAPTER 2 조합 논리회로
2.1 소개
2.2 부울 방정식
2.4 논리로부터 게이트로
2.5 다단계 조합논리
2.6 X와 Z
2.7 카르노맵
2.8 조합 논리회로 블록
2.9 타이밍
2.10 요약
연습문제 / 인터뷰 질문

CHAPTER 3 순차 논리회로
3.1 소개
3.2 래치와 플립플롭
3.3 동기식 논리 설계
3.4 유한 상태 머신
3.5 순차 논리의 타이밍
3.6 병렬 처리
3.7 요약
연습문제 / 인터뷰 질문

CHAPTER 4 하드웨어 기술 언어
4.1 서론
4.2 조합 논리
4.3 구조적 모델링
4.4 순차 논리
4.5 더 많은 조합 논리
4.6 유한 상태 머신
4.7 데이터 형
4.8 파라미터화 모듈
4.9 테스트벤치
4.10 요약
연습문제 / 인터뷰 질문

CHAPTER 5 디지털 빌딩 블록
5.1 서론
5.2 산술회로
5.3 수 체계
5.4 순차 빌딩 블록
5.5 메모리 배열
5.6 논리 배열
5.7 요약
연습문제 / 인터뷰 질문

CHAPTER 6 구조
6.1 소개
6.2 어셈블리어
6.3 기계어
6.4 프로그래밍
6.5 어드레싱 모드
6.6 빛, 카메라, 실행: 컴파일하기, 어셈블하기, 로딩
6.7 기타 주제들
6.8 실제 관점: x86 구조
6.9 요약
연습문제 / 인터뷰 질문

CHAPTER 7 마이크로아키텍처
7.1 서론
7.2 성능 해석
7.3 단일 사이클 프로세서
7.4 다중 사이클 프로세서
7.5 파이프라인 프로세서
7.6 HDL 표현
7.7 예외 481
7.8 향상된 마이크로아키텍처
7.9 현실 전망: x86 마이크로아키텍처
7.10 요약
연습문제 / 인터뷰 질문

CHAPTER 8 메모리와 입출력 시스템
8.1 서론
8.2 메모리시스템 성능 해석
8.3 캐시
8.4 가상 메모리
8.5 입출력 소개
8.6 임베디드 입출력 시스템
8.7 PC I/O 시스템
8.8 전망: x86 메모리 및 I/O 시스템
8.9 요약
연습문제 / 인터뷰 질문

APPENDIX A 디지털시스템 구현
A.1 서론
A.2 74xx 로직
A.3 프로그래머블 로직
A.4 특정 응용 집적회로
A.5 데이터 시트
A.6 로직 계통
A.7 패키징과 어셈블리
A.8 전송선로
A.9 경제성
APPENDIX B MIPS 명령어
찾아보기