컴퓨터 구조

CHAPTER 1 디지털 논리회로

1. 논리회로
1.1 논리곱
1.2 논리합
1.3 논리 부정
1.4 배타적 논리합
1.5 그 밖의 논리회로
2. 불 대수
2.1 기본 연산
2.2 기본 정리
3. 카르노 도표
3.1 2변수 카르노 도표
3.2 3변수 카르노 도표
3.3 4변수 카르노 도표
3.4 논리합의 논리곱
3.5 Don’t care 조건
학습 정리
연습 문제

CHAPTER 2 조합 논리회로

1. 조합 논리회로의 설계
2. 가산기
2.1 반가산기
2.2 전가산기
2.3 2진 병렬 가산기
3. 감산기
3.1 반감산기
3.2 전감산기
4. 2진 곱셈
5. 인코더와 디코더
5.1 인코더
5.2 디코더
6. 멀티플렉서와 디멀티플렉서
6.1 멀티플렉서
6.2 디멀티플렉서
학습 정리
연습 문제

CHAPTER 3 순서 논리회로

1. 플립플롭
1.1 RS 플립플롭
1.2 JK 플립플롭
1.3 T 플립플롭
1.4 D 플립플롭
1.5 주종 플립플롭
2. 순서 논리회로의 설계
2.1 상태도
2.2 상태표
2.3 기본 예제
3. 카운터
3.1 동기 카운터
3.2 비동기 카운터
3.3 상향 카운터
3.4 하향 카운터
3.5 링 카운터
3.6 시프트 카운터
학습 정리
연습 문제

CHAPTER 4 디지털 집적회로와 종류

1. 집적회로의 분류
1.1 휘발성에 의한 분류
1.2 집적도에 따른 분류
2. RAM의 구조와 종류
2.1 RAM의 구조
2.2 RAM의 종류
3. ROM의 구조와 종류
3.1 ROM의 구조
3.2 ROM의 종류
4. PLA
5. 코드 변환기와 비교기
5.1 코드 변환기
5.2 비교기
학습 정리
연습 문제

CHAPTER 5 데이터의 표현

1. 수치 데이터의 표현
1.1 수의 표현
1.2 수의 변환
1.3 2진수의 연산
2. 컴퓨터 내부에서 데이터의 표현
2.1 수치 데이터
2.2 문자 데이터
3. 변환과 검사용 코드
3.1 패리티 비트
3.2 해밍 코드
3.3 그레이 코드
3.4 액세스-3 코드
3.5 2-5진 코드
3.6 링 카운터 코드
3.7 2421 코드
학습 정리
연습 문제

CHAPTER 6 명령어와 번지 지정 방식

1. 명령어 구성
2. 명령어 형식
2.1 0번지 명령
2.2 1번지 명령
2.3 2번지 명령
2.4 3번지 명령
3. 명령어 종류
3.1 데이터 전송 명령
3.2 데이터 처리 명령
3.3 프로그램 제어 명령
4. 명령어 번역과 실행
4.1 기계어
4.2 어셈블리 언어
4.3 컴파일러와 인터프리터
5, 번지 지정 방식
5.1 직접 번지 형식
5.2 간접 번지 형식
5.3 상대 번지 형식
5.4 직접 데이터 형식
5.5 Implied 모드
5.6 레지스터 모드
5.7 레지스터 간접 모드
5.8 자동 증가 혹은 자동 감소 모드
6. CISC와 RISC
학습 정리
연습 문제

CHAPTER 7 프로세서와 연산 장치

1. 마이크로프로세서의 구조
1.1 마이크로프로세서 모듈
1.2 기억장치 모듈
1.3 입출력 모듈
1.4 마이크로프로세서 입출력 인터페이스
2. 프로세서의 기능과 구성 요소
2.1 프로세서의 주요 기능
2.2 프로세서의 주요 구성 요소
3. 레지스터와 레지스터 전송
3.1 레지스터의 종류
3.2 레지스터 전송
4. ALU의 구조와 연산회로
4.1 연산 장치의 구성
4.2 연산의 종류와 기능
4.3 산술연산회로
4.4 논리연산회로
5. ALU에서 오버플로 조건
6. 상태 비트 조건
7. 시프트 회로와 동작
7.1 시프트 회로
7.2 산술 시프트
7.3 논리 시프트
7.4 로테이트
8. 연산 알고리즘
8.1 덧셈과 뺄셈
8.2 곱셈과 나눗셈
학습 정리
연습 문제

CHAPTER 8 제어장치와 마이크로 오퍼레이션

1. 제어장치의 구성
2. 명령의 해독과 실행
2.1 명령어 인출
2.2 명령어 해독과 실행 사이클
3. 마이크로 오퍼레이션
3.1 논리 마이크로 오퍼레이션
3.2 시프트 마이크로 오퍼레이션
3.3 레지스터 전송 마이크로 오퍼레이션
3.4 산술 마이크로 오퍼레이션
4. 마이크로 사이클
4.1 동기 고정식(Synchronous fixed)
4.2 동기 가변식(Synchronous variable)
4.3 비동기식(Asynchronous)
학습 정리
연습 문제

CHAPTER 9 제어 메모리와 메이저 상태

1. 제어 메모리
1.1 제어 메모리의 구현
1.2 제어 메모리에서 번지 결정
1.3 매크로 동작의 매핑
2. 마이크로프로그램
2.1 마이크로프로그램의 동작과 기능
2.2 마이크로프로그램 명령 형식
3, 메이저 상태
3.1 메이저 상태
3.2 시간 상태
3.3 제어 데이터
4. 명령어 실행 사이클
4.1 덧셈(ADD)
4.2 뺄셈(SUB)
4.3 논리곱(AND)
4.4 로드(LDA)
4.5 스토어(STA)
4.6 분기(JUMP)
4.7 ISZ
학습 정리
연습 문제

CHAPTER 10 기억장치

1. 기억장치 계층 구조와 성능 평가
1.1 기억장치 계층 구조
1.2 기억장치의 성능 평가
2. 주기억장치
2.1 주기억장치의 구조
2.2 주기억장치에서 명령어의 처리
2.3 주기억장치의 분할
2.4 주기억장치와 레지스터
2.5 주기억장치의 종류
3. 스택과 큐 기억장치
3.1 스택 기억장치
3.2 큐 기억장치
4. 보조기억장치
4.1 보조기억장치의 평가 기준
4.2 보조기억장치의 종류
4.3 자기 디스크
4.4 자기 드럼
4.5 디스켓
4.6 하드디스크
4.7 CD-ROM
4.8 DVD
4.9 데이터 셀
4.10 대용량 기억장치
4.11 자기 버블 메모리
4.12 전하 결합 장치
5. 캐시기억장치
5.1 어소시에이티브 매핑(Associative mapping)
5.2 직접 매핑(Direct mapping)
5.3 세트 어소시에이티브 매핑(Set associative mapping)
6. 연관 기억장치
7. 가상기억장치
7.1 페이징 기법
7.2 세그먼트 기법
8. 메모리 인터리빙
학습 정리
연습 문제

CHAPTER 11 입출력 제어 및 구조

1. 입출력 장치와 인터페이스
1.1 입출력 장치의 기능
1.2 입출력 인터페이스
1.3 입출력 장치의 구별
2. 입출력 데이터 전송
2,1 스트로브 제어
2,2 핸드셰이킹
3. 입출력 제어 방식
3,1 중앙 처리 장치로 제어하는 방식
3,2 DMA 방식
3,3 채널로 제어하는 방법
학습 정리
연습 문제

CHAPTER 12 인터럽트

1. 인터럽트 체제와 동작 원리
2. 인터럽트 종류
2.1 외부 인터럽트(External interrupt)
2.2 기계 에러 인터럽트(Machine error interrupt)
2.3 프로그램 검사 인터럽트(Program check interrupt)
2.4 입출력 인터럽트(I/O interrupt)
2.5 SVC 인터럽트(Supervisor call interrupt)
3. 인터럽트 우선순위
3,1 우선순위 체제
3,2 인터럽트 요청 회선
3,3 하드웨어적 장치 판별
3,4 소프트웨어적 장치 판별
3,5 병렬 우선순위
3,6 상태 보관 방법
학습 정리
연습 문제

CHAPTER 13 병렬 처리

1. 병렬 처리의 개요
1.1 분할
1.2 스케줄링
1.3 동기화
1.4 캐시 사용
2. 병렬 처리 방법과 구조
2.1 파이프라인
2.2 배열 처리기
2.3 다중 처리기
3. 병렬 처리 컴퓨터의 분류
3.1 Flynn 분류 방식
학습 정리
연습 문제