디지털 논리회로

CHAPTER 01 디지털 시스템 및 논리회로 소개
1.1 아날로그 신호와 디지털 신호 21
1.2 아날로그 시스템과 디지털 시스템 23
1.2.1 디지털 시스템의 장점 24
1.2.2 디지털 시스템을 이용한 아날로그 신호의 처리 25
1.3 디지털 논리 연산의 개념 26
1.3.1 스위치를 통한 논리 연산 개념 26
1.4 조합회로와 순차회로 28
1.5 디지털 집적회로 28
1.5.1 복잡도에 따른 집적회로의 분류 28
1.5.2 패키지에 따른 집적회로의 분류 29
■ 기출 및 기본 문제 32
■ 연습 문제 34

CHAPTER 02 수의 체계
2.1 진법과 진수 38
2.1.1 부호가 없는 임의의 수 N 의 r-진법에 따른 표현 39
2.1.2 10진수 정수 N 의 r 진수로의 변환 40
2.1.3 10진수 소수(小數) F 의 r진수로의 변환 42
2.2 2진수 체계 43
2.2.1 부호 없는 10진수 정수의 2진수 변환 44
2.2.2 부호 없는 10진수 소수의 2진수 변환 45
2.2.3 부호 없는 10진수 실수의 2진수 변환 47
2.3 16진수 체계 47
2.4 8진수 체계 50
2.5 진수 간의 변환 51
2.6 2진수의 산술연산 53
2.6.1 부호가 없는 2진수의 덧셈 54
2.6.2 부호가 없는 2진수의 뺄셈 54
2.6.3 부호가 없는 2진수의 곱셈 56
2.6.4 부호가 없는 2진수의 나눗셈 57
2.7 음수의 표현 58
2.7.1 부호화-크기 표현 59
2.7.2 보수의 의미 61
2.7.3 보수의 사용 목적 64
2.7.4 1의 보수 표현 65
2.7.5 2의 보수 표현 68
2.7.6 음수의 표현방법 비교 75
2.8 부동 소수점과 고정 소수점 78
2.8.1 실수의 2진수 고정 소수점 표현 79
2.8.2 실수의 2진수 부동 소수점 표현 82
■ 기출 및 기본 문제 87
■ 연습 문제 91

CHAPTER 03 디지털 코드
3.1 BCD(Binary Coded Decimal) 코드 96
3.2 가중치 코드들 100
3.3 그레이(Gray) 코드 101
3.3.1 그레이(Gray) 코드 활용 분야 102
3.3.2 반사 특성을 이용한 그레이 코드 표 만들기 105
3.3.3 2진 코드의 그레이(Gray) 코드 변환 107
3.3.4 그레이(Gray) 코드의 2진 코드 변환 109
3.4 오류 검출 코드들 110
3.4.1 패리티(Parity) 비트 111
3.4.2 해밍 코드(오류 검출 및 정정 코드) 113
3.5 표준화된 문자 코드 120
3.5.1 아스키코드(ASCII) 120
3.5.2 유니 코드 123
■ 기출 및 기본 문제 128
■ 연습 문제 131

CHAPTER 04 논리게이트
4.1 기본 논리게이트 134
4.1.1 AND 게이트 135
4.1.2 OR 게이트 137
4.1.3 NOT 게이트 139
4.2 범용 논리게이트 140
4.2.1 NAND 게이트 140
4.2.2 NOR 게이트 142
4.3 변형된 논리게이트 145
4.3.1 XOR 게이트 145
4.3.2 XNOR 게이트 147
4.4 논리게이트의 내부 구조 149
4.4.1 다이오드 150
4.4.2 다이오드를 이용한 논리게이트 구현 151
4.4.3 트랜지스터를 이용한 논리게이트 구현 155
4.4.4 DTL과 TTL 160
4.4.5 MOS 트랜지스터를 이용한 논리게이트 구현 164
4.4.6 상보성(Complementary) MOSFET(C-MOS 트랜지스터) 168
4.5 논리게이트의 전기적 특성 179
4.5.1 잡음 여유도(Noise Margin) 179
4.5.2 팬-인(Fan-In)과 팬-아웃(Fan-Out) 182
4.5.3 유입 전류(Sink Current)와 방출 전류(Source Current) 185
4.5.4 풀-업(Pull-Up)과 풀-다운(Pull-Down) 저항 187
4.6 트랜지스터 종류에 따른 논리게이트 특성 비교 189
■ 기출 및 기본 문제 190
■ 연습 문제 194

CHAPTER 05 부울 대수
5.1 부울 대수 체계 198
5.1.1 2진 부울 대수체계 199
5.1.2 부울 대수의 공리(Postulate) 199
5.1.3 부울 대수의 추가 정리들(Theorem) 202
5.1.4 부울 대수의 공리 및 정리 요약 208
5.2 논리회로와 부울 함수 208
5.2.1 논리회로의 부울 함수 표현 209
5.2.2 부울 함수의 논리회로 구현 211
5.3 부울 함수의 표현 방식 212
5.3.1 SOP(Sum of Product) 표현 방식 214
5.3.2 POS(Product of Sum) 표현 방식 220
5.3.3 SOP 표현과 POS(Product of Sum) 표현의 상호 관계 224
5.4 부울 함수의 간소화 225
■ 기출 및 기본 문제 228
■ 연습 문제 233

CHAPTER 06 부울 함수 간소화
6.1 카노맵을 활용한 SOP 표현의 부울 함수 간소화 238
6.1.1 2-변수 카노맵 239
6.1.2 카노맵을 이용한 3-변수 부울 함수 간소화 243
6.1.3 카노맵을 이용한 4-변수 부울 함수 간소화 249
6.1.4 카노맵을 이용한 5-변수 부울 함수 간소화 254
6.2 카노맵을 활용한 POS 표현의 부울 함수 간소화 257
6.2.1 POS 표현의 부울 함수 카노맵 작성 257
6.2.2 POS 표현의 부울 함수의 간소화 261
6.3 카노맵과 SOP/POS 표현의 변환 262
6.4 Don’t Care 조건을 가진 부울 함수의 간소화 265
6.5 부울 함수의 NAND 혹은 NOR 게이트만을 이용한 구현 268
6.5.1 SOP형 부울 함수의 NAND 게이트 구현 270
6.5.2 POS형 부울 함수의 NOR 게이트 구현 272
6.6 XOR/XNOR 함수와 카노맵 275
6.6.1 XOR 함수와 카노맵 277
6.6.2 XNOR 함수와 카노맵 280
■ 기출 및 기본 문제 283
■ 연습 문제 286

CHAPTER 07 조합 논리회로
7.1 조합 논리회로의 설계 291
7.2 가감산기(Adder/Subtractor) 294
7.2.1 반가산기(Half Adder) 294
7.2.2 전가산기(Full Adder) 295
7.2.3 2진 병렬 가산기(Parallel Adder) 297
7.2.4 2진 병렬 가감산기(Parallel Adder/Subtracter) 298
7.2.5 올림수 미리-보기 가산기(Carry Look-ahead Adder) 301
7.3 크기 비교기 305
7.3.1 단순 비교기(Simple Comparator) 305
7.3.2 크기 비교기(Comparator) 305
7.4 인코더/디코더(Encoder/Decoder) 310
7.4.1 디코더(Decoder) 311
7.4.2 인코더(Encoder) 322
7.5 멀티플렉서/디멀티플렉서(Multiplexer/Demultiplexer) 326
7.5.1 멀티플렉서 326
7.5.2 디멀티플렉서 334
■ 기출 및 기본 문제 336
■ 연습 문제 340

CHAPTER 08 순차 논리회로
8.1 래치(Latch) 347
8.1.1 자기 유지 회로(Self Hold circuit) 347
8.1.2 SR 래치(Set/Reset Latch) 348
8.1.3 NAND 게이트를 이용한 SR 래치 352
8.1.4 인에이블(Enable)이 추가된 SR 래치 354
8.1.5 D 래치 355
8.2 플립플롭(Flip-Flop) 357
8.2.1 플립플롭의 특성 358
8.2.2 펄스 전이(에지) 검출기를 이용한 SR 플립플롭 358
8.2.3 주종형(Master-Slave) SR 플립플롭 359
8.2.4 주종형(Master-Slave) D 플립플롭 363
8.2.5 JK 플립플롭 365
8.2.6 T 플립플롭 372
8.3 비동기 입력신호들 373
8.4 타이밍 특성 378
8.4.1 전파 지연시간(Propagation Delay Time, tp) 378
8.4.2 설정 시간(Setup Time, tsu) 380
8.4.3 유지 시간(Hold Time, th) 381
8.4.4 플립플롭 타이밍과 플립플롭 동작 속도 382
8.5 순차회로의 분석 383
8.5.1 순차회로의 분석과정 384
8.5.2 JK 플립플롭이 포함된 순차회로의 분석 384
8.6 순차회로의 설계 395
8.6.1 D 플립플롭을 이용한 순차회로 설계 396
8.6.2 JK 플립플롭을 이용한 순차회로 설계 399
8.6.3 T 플립플롭을 이용한 순차회로 설계 402
8.6.4 밀리 모델을 이용한 시퀀스 검출기 설계 404
■ 기출 및 기본 문제 408
■ 연습 문제 413

CHAPTER 09 카운터와 레지스터
9.1 카운터 개요 및 활용 예 420
9.1.1 카운터의 분류 423
9.2 비동기식 카운터(Asynchronous Counter) 423
9.2.1 하강 에지 2-비트 (업) 카운터 425
9.2.2 하강 에지 2-비트 다운 카운터 426
9.2.3 상승 에지 2-비트 카운터 428
9.2.4 상승 에지 2-비트 다운 카운터 429
9.2.5 T, D 플립플롭을 이용한 리플 카운터 431
9.2.6 리플 카운터의 비트 확장 432
9.2.7 MOD-N 리플 카운터 433
9.2.8 BCD(MOD-10) 리플 카운터 435
9.2.9 리플 카운터의 스파이크 발생 437
9.2.10 리플 카운터의 통과 지연시간 439
9.2.11 비동기식 리플 카운터의 한계 439
9.3 동기식 카운터(Synchronous Counter) 440
9.3.1 동기식 카운터의 설계 과정 440
9.3.2 동기식 3-비트 카운터 441
9.3.3 동기식 4-비트 카운터 및 n-비트 카운터로의 확장 446
9.3.4 동기식 카운터의 통과 지연시간 448
9.3.5 동기식 3-비트 다운 카운터 448
9.3.6 동기식 3-비트 업/다운 카운터 451
9.3.7 동기식 MOD-N 카운터 453
9.4 레지스터 개요 459
9.5 병렬 레지스터 459
9.5.1 4-비트 병렬 레지스터 460
9.5.2 적재(Load) 기능이 있는 4-비트 병렬 레지스터 462
9.6 시프트 레지스터 465
9.6.1 SISO 레지스터(Serial In Serial Out Register) 466
9.6.2 SIPO 레지스터(Serial In Parallel Out Register) 472
9.6.3 PISO 레지스터(Parallel In Serial Out Register) 474
9.6.4 PIPO 레지스터(Parallel In Parallel Out Register) 476
9.6.5 범용 시프트 레지스터(Universal Shift Register) 478
9.7 시프트 레지스터 응용 480
9.7.1 직렬 통신 480
9.7.2 시퀀스 검출 481
9.7.3 링 카운터 482
9.7.4 트위스트 링 카운터(존슨 카운터) 484
9.7.5 의사 랜덤 이진 시퀀스(Pseudo Random Binary Sequence) 발생기 486
9.7.6 시프트 레지스터를 이용한 산술 연산 489
9.7.7 직렬 가산기 491
■ 기출 및 기본 문제 494
■ 연습 문제 497

CHAPTER 10 메모리와 프로그래머블 논리 장치
10.1 메모리 개요 500
10.2 RAM(Random Access Memory) 503
10.2.1 SRAM 503
10.2.2 DRAM 506
10.2.3 SRAM과 DRAM 비교 511
10.3 ROM(Read Only Memory) 511
10.3.1 ROM의 종류 513
10.4 플래시 메모리 518
10.4.1 NAND 타입과 NOR 타입 플래시 메모리 518
10.4.2 SLC, MLC, TLC의 동작 원리 523
10.4.3 플래시 메모리의 한계 526
10.5 메모리 확장 526
10.5.1 메모리 워드 확장 526
10.5.2 메모리 용량 확장 528
10.6 프로그래머블 논리 장치(PLD: Programmable Logic Devices) 529
10.6.1 PLD의 구분 531
10.6.2 PLD 회로의 간단한 표현 532
10.6.3 PROM을 이용한 회로 구현 534
10.6.4 PAL을 이용한 회로 구현 537
10.6.5 PLA를 이용한 회로 구현 539
10.7 CPLD(Complex Programmable Logic Devices) 540
10.8 FPGA(Field Programmable Gate Array) 542
10.9 맺음말 543
■ 기출 및 기본 문제 544
■ 연습 문제 546
● 찾아보기 548

부록(홈페이지 제공)
부록 A Logisim_evolution을 이용한 논리회로 실습
A.1 Logisim-Evolution 개요
A.2 Logisim-Evolution 설치
A.3 Logisim-Evolution 사용 방법
A.4 Losigim-evolution을 이용한 논리게이트 구조 이해 및 논리회로 간소화
A.5 Logisim-evolution을 이용한 조합회로 구현 및 테스트
A.6 Logisim-evolution을 이용한 순차회로 구현 및 테스트
A.7 메모리
A.8 Logisim-evolution을 이용한 간단한 8-비트 컴퓨터 구현 및 테스트

부록 B 반도체와 트랜지스터
B.1 논리게이트의 내부회로
B.2 도체와 부도체의 특성
B.3 반도체 특성 (진성, 불순물)
B.4 PN 접합과 다이오드
B.5 쌍극 접합형 트랜지스터(BJT: Bipolar Junction Transistor)