ALTERA CPLD를 이용한 디지털시스템 설계실습 및 Programmable Asic Design

제1장. 디지털 시스템과 ASIC 설계
1.1 디지털 시스템과 IC 설계
1.2 프로그래머블 ASIC을 위한 PLD

제2장. ALTERA 디바이스의 구조
2.1 ALTERA 디바이스 구조의 특징
2.2 FLEX 10K 디바이스의 구조

제3장. ALTERA 설게도구 가이드

3.1 회로설계
3.1.1 스키메틱을 이용한 회로설계
3.1.2 실전 연습(4 - bit ALU 설계)
3.1.3 VHDL을 이용한 회로 설계
3.1.4 컴파일러를 통한 설계 컴파일 및 검사

3.2 시뮬레이션과 타이밍 분석
3.2.1 시뮬레이이션 절차
3.2.2 SCF 생성
3.2.3 시뮬레이션 실행
3.2.4 시뮬레이션 결과 분석
3.2.5 타이밍 및 성능 분석

3.3 CPLD 구현
3.3.1 플로어플랜 편집기
3.3.2 프로그래밍

제4장. 보드 구현

4.1 소개
4.1.1 시스템 소개
4.1.2 시스템 특징

4.2 BESTKit(TM) BHSMEM 보드 구성
4.2.1 시스템 구성
4.2.2 BESTKit 보드 구성 및 블록도
4.2.3 BHSMEM 보드의 핀 할당
4.2.4 병렬포트 및 7-Segment LED사용법

제5장. ALTERA MAX+ II를 이용한 시스템 설계 실습

5.1 디지털 논리회로 기초

5.2 조합회로 설계
5.2.1 조합회로 설계 원리
5.2.2 디코더의 설계
5.2.3 3상태 버퍼의 설계
5.2.4 멀티플렉서의 설계
5.2.5 비교기의 설계
5.2.6 가산기의 설계

5.3 순차논리회로 설계
5.3.1 순차논리회로 설계원리
5.3.2 래치와 플립플롭의 설계
5.3.3 카운터의 설계
5.3.4 시프트 레지스터의 설계

5.4 디지털시계 설계

5.5 순차 곱셈기 설계
5.5.1 기능 및 알고리즘
5.5.2 기능 블록의 설계
5.5.3 시뮬레이션에 의한 검증
5.5.4 BESTKit을 이용한 검증

5.6 엘리베이터 제어기 설계
5.6.1 기능 및 알고리즘
5.6.2 VHDL코드상의 각 pROCESS문에 대한 설명
5.6.3 시뮬레이션에 의한 검증
5.6.4 BESTKit을 이용한 검증