웨이퍼레벨 패키징

CHAPTER 01 아날로그와 전력용 소자의 WLCSP에 대한 수요와 기술적 도전
1.1 아날로그 및 전력용 WLCSP의 수요
1.2 다이축소의 영향
1.3 팬인과 팬아웃
1.4 전력용 WLCSP의 개발
1.5 요 약

CHAPTER 02 팬인 WLCSP
2.1 팬인 WLCSP의 소개
2.2 WLCSP의 범핑기술
2.3 WLCSP의 범프 공정과 비용고찰
2.4 WLCSP의 신뢰성 요구조건
2.5 낙하시험 중 발생하는 응력
2.6 냉열시험 중 발생하는 응력
2.7 고신뢰성 WLCSP의 설계
2.8 정밀한 신뢰성 평가를 위한 시험용 칩 설계
2.9 범프온패드 설계원칙
2.10 재분배층 설계원칙
2.11 요 약

CHAPTER 03 팬아웃 WLCSP
3.1 팬아웃 WLCSP의 소개
3.2 고수율 팬아웃 패턴생성
3.3 재분배된 칩 패키징과 매립된 웨이퍼레벨 볼그리드어레이
3.4 팬아웃 WLCSP의 장점
3.5 팬아웃 WLCSP의 기술적 도전요인
3.6 팬아웃 WLCSP의 신뢰성
3.7 팬아웃 설계규칙
3.8 팬아웃 WLCSP의 미래

CHAPTER 04 적층형 웨이퍼레벨 아날로그 칩스케일 패키지
4.1 서 언
4.2 다중칩 모듈 패키지
4.3 적층된 다이 패키지와 적층된 패키지
4.4 3차원 집적회로
4.5 웨이퍼레벨 3차원 집적화
4.6 매립형 WLCSP
4.7 요 약

CHAPTER 05 웨이퍼레벨 전력용 개별형 MOSFET 패키지 설계
5.1 서언과 전력용 개별형 WLCSP의 경향
5.2 전력용 개별형 WLCSP의 설계구조
5.3 웨이퍼레벨 MOSFET용 직접 접촉 드레인의 설계
5.4 구리소재 스터드 범프를 사용한 전력용 수직확산 MOSFET의 WLCSP
5.5 WLCSP가 매립된 3차원 전력용 모듈
5.6 요 약

CHAPTER 06 아날로그와 전력용 칩 집적화를 위한 웨이퍼레벨 패키지의 TSV/적층형 다이
6.1 집적화된 아날로그 및 전력용 칩의 설계 개념
6.2 아날로그와 전력용 SOC WLCSP
6.3 실리콘관통비아를 사용한 웨이퍼레벨 전력용 적층형 다이의 3차원 패키지
6.4 아날로그와 전력용 칩의 웨이퍼레벨 실리콘관통비아/적층형 다이 개념
6.5 능동 및 수동형 칩을 사용한 전력용 패키징의 집적화
6.6 요 약

CHAPTER 07 WLCSP의 열관리, 열설계 및 열해석
7.1 열저항과 측정방법
7.2 WLCSP를 위한 열시험용 보드
7.3 WLCSP의 열해석과 관리
7.4 WLCSP용 과도 열해석
7.5 요 약

CHAPTER 08 아날로그 및 전력용 WLCSP의 전기 및 다중물리학 시뮬레이션
8.1 전기적 시뮬레이션 방법 : 저항, 인덕턴스 및 커패시턴스값의 추출
8.2 칩스케일 패키지의 팬아웃 모델에 대한 전기적 시뮬레이션
8.3 0.18[m] 웨이퍼레벨 기술을 위한 일렉트로마이그레이션의 예측과 시험
8.4 무연 납땜 조인트의 일렉트로마이그레이션에 마이크로구조가 미치는 영향 모델링
8.5 요 약

CHAPTER 09 WLCSP의 조립
9.1 서 언
9.2 PCB 설계
9.3 스텐실과 땜납 페이스트
9.4 컴포넌트 배치
9.5 땜납 리플로우
9.6 WLCSP의 보관과 보관수명
9.7 요 약

CHAPTER 10 WLCSP의 신뢰성 시험
10.1 일반적인 WLCSP 신뢰성 시험
10.2 WLCSP용 땜납볼의 전단성능과 파괴모드
10.3 WLCSP 조립 리플로우의 신뢰성과 PCB 설계
10.4 WLCSP 보드레벨에서의 낙하시험
10.5 신뢰성을 갖춘 WLCSP의 설계
10.6 요 약