쉽게 배우는 반도체 프로세스

시작하며

제1장 반도체 제조 프로세스의 전체상
1-1 한눈에 보는 반도체 프로세스
1-2 전 공정과 후 공정의 차이점
1-3 순환형의 전 공정 반도체 프로세스
1-4 프론트 엔드와 백 엔드
1-5 실리콘 웨이퍼란?
1-6 실리콘 웨이퍼는 어떻게 만들어질까?
1-7 실리콘의 성질
1-8 실리콘 웨이퍼에 요구되는 청정도
1-9 반도체 fab.에서의 사용법
1-10 실리콘 웨이퍼의 대구경화
1-11 제품에 연결되는 후 공정
1-12 후 공정에서 사용하는 프로세스

제2장 전 공정의 개요
2-1 미세화를 추구하는 전 공정 프로세스
2-2 칩을 일괄 제작하는 전 공정
2-3 ‘대기’가 없는 프로세스에서 필요한 검사 및 모니터링
2-4 전 공정 fab.의 전체상
2-5 fab.의 라인 구성 - 베이 방식이란?
2-6 fab.에서 조기 수율 정상 가동이 필요한 이유

제3장 웨트 프로세스(세정과 건조)
3-1 항상 청정 면을 유지하는 세정 프로세스
3-2 세정의 기법과 메커니즘
3-3 세정의 기본-RCA 세정
3-4 새로운 세정법
3-5 배치식과 매엽식의 차이
3-6 스루풋이 중요한 세정 프로세스
3-7 세정 후 필수적인 건조 프로세스
3-8 새로운 건조 프로세스
3-9 웨트 프로세스와 드라이 세정

제4장 이온 주입과 열처리 프로세스
4-1 불순물을 투입하는 이온 주입 기술
4-2 고진공이 필요한 이온 주입 프로세스
4-3 목적에 따라 사용법을 구별하는 이온 주입 프로세스
4-4 이온 주입 후의 결정 회복 처리
4-5 다양한 열처리 프로세스
4-6 최신 레이저 어닐 프로세스
4-7 LSI 제조와 서멀 버짓
제5장 리소그래피 프로세스
5-1 밑그림을 그리는 리소그래피 프로세스
5-2 리소그래피 프로세스는 사진이 기본
5-3 미세화를 발전시킨 노광 기술의 진화
5-4 마스크와 펠리클
5-5 인화지에 해당하는 감광성 레지스트
5-6 레지스트 막을 도포하는 코터
5-7 노광 후 필요한 현상 프로세스
5-8 불필요한 레지스트를 제거하는 애싱 프로세스
5-9 액침 노광 기술의 현황
5-10 더블 패터닝이란?
5-11 더욱 미세화를 추구하는 EUV 기술
5-12 스탬프 방식의 나노 임프린트 기술

제6장 에칭 프로세스
6-1 에칭 프로세스 플로와 치수 변환차
6-2 여러 기법이 존재하는 에칭 프로세스
6-3 에칭 프로세스에 필수적인 플라스마란?
6-4 RF(고주파) 인가 방식에 의한 차이점
6-5 이방성 메커니즘
6-6 드라이 에칭 프로세스의 과제

제7장 성막 프로세스
7-1 LSI의 기능에 필수적인 성막 프로세스
7-2 다양한 기법이 있는 성막 프로세스
7-3 하부층 형상에 영향을 미치는 성막 프로세스
7-4 웨이퍼를 직접 산화하는 산화 프로세스
7-5 열 CVD와 플라스마 CVD
7-6 금속막에 필요한 스퍼터링 프로세스
7-7 Cu 배선에 필수적인 도금 프로세스
7-8 low-k 막에도 사용하는 도포 프로세스
7-9 high-k 게이트 스택 프로세스
7-10 Cu/low-k 프로세스

제8장 평탄화(CMP) 프로세스
8-1 다층 배선에 필수적인 CMP 프로세스
8-2 첨단 리소그래피를 활용한 CMP 프로세스
8-3 웨트 프로세스로 회귀하는 CMP 장치
8-4 소모재가 많은 CMP 프로세스
8-5 CMP의 평탄화 메커니즘
8-6 Cu/low-k에 응용하는 CMP 프로세스
8-7 과제가 산적해 있는 CMP 프로세스

제9장 CMOS 프로세스 플로
9-1 CMOS란?
9-2 CMOS 효과
9-3 CMOS 구조 제작(1) 소자 간 분리 영역
9-4 CMOS 구조 제작(2) 웰 형성
9-5 트랜지스터 형성(1) 게이트의 형성
9-6 트랜지스터 형성(2) 소스와 드레인
9-7 전극 형성(W 플러그 형성)
9-8 백 엔드 프로세스

제10장 후 공정 프로세스의 개요
10-1 불량품을 제거하는 프로빙
10-2 웨이퍼를 얇게 하는 백 그라인드
10-3 칩으로 잘라내는 다이싱
10-4 칩을 붙이는 다이 본딩
10-5 전기적으로 연결하는 와이어 본딩
10-6 칩을 수납하는 몰딩
10-7 제품을 위한 마킹과 리드 포밍
10-8 최종 검사 공정

제11장 후 공정의 동향
11-1 와이어 없이 접속하는 와이어리스 본딩
11-2 리드 프레임이 필요 없는 BGA
11-3 다기능화를 목표로 하는 SiP
11-4 리얼 칩 사이즈의 웨이퍼 레벨 패키지

제12장 반도체 프로세스의 최근 동향
12-1 로드맵과 ‘오프’ 로드맵
12-2 기로에 선 반도체 프로세스의 미세화
12-3 more moore에 필요한 NGL이란?
12-4 EUV 기술 동향
12-5 450mm 웨이퍼 동향
12-6 반도체 fab.의 다양화
12-7 칩을 관통하는 TSV
12-8 more moore에 대항하는 3차원 실장

부록
하프 피치에 관하여
향후 시스템 반도체 상황은 어떻게 전개될 것인가