Orpian을 이용한 OpenRISC 플랫폼 응용 ADPCM HW/SW 설계 및 검증 실험

1. ADPCM 알고리즘 동작 원리
1.1 디지털 신호를 사용하는 이유
1.2 음성 데이터의 입출력 경로
1.3 ADPCM의 개념

2. ADPCM 코덱 알고리즘의 설계 및 검증
2.1 알고리즘 검증 시나리오
2.2 ADPCM 코덱의 테스트 C 코드 프로그래밍
2.3 PCM 데이터 생성
2.4 ADPCM 인코딩 실행
2.5 ADPCM 디코딩 실행
2.6 소리 재생 및 음질 비교

3. OpenRISC 플랫폼(ORION)
3.1 머리말
3.2 OpenRISC 프로세서
3.3 Wishbone 온칩버스
3.4 DBG Interface
3.5 SSRAM Interface
3.6 AC97 컨트롤러
3.7 DMA
3.8 G726 코덱

4. ADPCM 코덱의 소프트웨어 설계 및 검증
4.1 머리말
4.2 ISS 검증
4.2.1 ISS 검증 시나리오
4.2.2 ISS 검증에 필요한 파일들
4.2.3 PCM 데이터의 생성 (‘ROM.h’파일)
4.2.4 ADPCM 코덱 C 코드 생성(‘cx_g726.h’, ‘cx_g726.c’, ‘cx_g726_32.c’파일)
4.2.5 매크로 정보가 포함된 헤더파일 생성 (‘g726_sw_ISS.h’파일)
4.2.6 ISS 실행을 위한 main 프로그램(‘main.c’파일)
4.2.7 리셋 동작 지정(‘reset.S’파일)
4.2.8 링커 옵션 정의(‘ram.Id’파일)
4.2.9 컴파일 쉘 스크립트 작성(‘Makefile’파일)
4.2.10 크로스 컴파일(‘g726_codec.or32’파일)
4.2.11 ISS & GDB 연동 확인
4.2.12 ISS & GDB 디버깅
4.3 시뮬레이션 검증
4.3.1 시뮬레이션 검증 시나리오
4.3.2 하드웨어 OpenRISC 플랫폼 설계(‘top.v’파일)
4.3.3 테스트벤치 설계(‘top_tb.v’파일)
4.3.4 OpenRISC 머신코드 생성(‘g726_codec_sw.hex’파일)
4.3.5 시뮬레이션 실행
4.4 FPGA 검증
4.4.1 FPGA 검증 시나리오
4.4.2 FPGA 검증에 필요한 장치와 파일들
4.4.3 최상위 아키텍쳐의 Xilinx FPGA 합성
4.4.4 Xilinx 네트리스의 EDIF 형식 변환(‘top.edif’파일)
4.4.5 OpenRISC 플랫폼의 FPGA 프로그래밍(‘fpga0.eif’파일)
4.4.6 ADPCM 코덱 머신코드 생성
4.4.7 FPGA 프로그래밍 다운로드 및 실행

5. ADPCM 코덱의 하드웨어 설계 및 검증
5.1 머리말
5.2 시뮬레이션 검증
5.2.1 검증 시나리오
5.2.2 시뮬레이션 검증에 필요한 파일들
5.2.3 하드웨어 OpenRISC 플랫폼 설계(‘top.v’파일)
5.2.4 테스트 벤치 설계(‘top_tb.v’파일)
5.2.5 OpenRISC 머신코드 생성(‘g726_codec_hw.hex’파일)
5.2.6 시뮬레이션 실행
5.3 FPGA 검증
5.3.1 검증 시나리오
5.3.2 최상위 아키텍쳐의 Xilinx FPGA 합성
5.3.3 Xilinx 네트리스의 EDIF 형식 변환(‘top.edif’파일)
5.3.4 OpenRISC 플랫폼의 FPGA 프로그래밍(‘fpga0.eif’파일)
5.3.5 ADPCM 코덱 동작 제어 프로그램 생성
5.3.6 FPGA 프로그래밍 다운로드 및 실행

부록 1. 웹기반 OpenRISC 플랫폼 응용 HW/SW 설계 및 검증 CAD 시스템, Orpian
부록 1.1 Orpian의 특징
부록 1.2 웹기반 CAD 시스템
부록 1.3 Orpian의 설치
부록 1.4 VHDL 코드 설계 및 시뮬레이션 검증 흐름