Orpian을 이용한 Verilog 기초 설계 및 검증 실험

1. 조합논리회로
1.1 반가산기의 설계 및 검증
1.2 전가산기의 설계 및 검증

2. 순서논리회로
2.1 D형 래치의 설계 및 검증
2.2 D형 플립플롭의 설계 및 검증
2.3 JK형 플립플롭의 설계 및 검증
2.4 레지스터의 설계 및 검증
2.5 쉬프트 레지스터의 설계 및 검증
2.6 BCD 카운터의 설계 및 검증
2.7 링 카운터의 설계 및 검증
2.8 롬의 설계 및 검증
2.9 램의 설계 및 검증

3. 유한상태머신
3.1 Level to Pulse 변환기의 설계 및 검증
3.2 Sequence Detector의 설계 및 검증
3.3 세탁기 제어기의 설계 및 검증

4. 데이터패스
4.1 ALU 회로의 설계 및 검증
4.2 버스를 통한 데이터 이동 회로의 설계 및 검증
4.3 ROM을 이요한 곱셈기의 설계 및 검증

5. 응용 회로 설계
5.1 절대값 계산기의 설계 및 검증
5.2 최대공약수 계산기의 설계 및 검증
5.3 Add-Shift 방식의 곱셈 계산기의 설계 및 검증

부록 1 웹기반 IP 재사용 설계 및 검증 CAD 시스템, Orpian
부록 1.1 Orpian의 독창성
부록 1.2 웹기반 CAD 시스템
부록 1.3 Orpian의 설치
부록 1.4 Verilog 설계 및 시뮬레이션 검증 흐름